【正文】 至高性能 CPU,下至簡單的 74電路，都可以用 PLD/FPGA來實現(xiàn)。因此，本系統(tǒng)擬采用 FPGA中CycloneII芯片 EP2C5T144C8實現(xiàn)。而普通的單片機的處理速度已經(jīng)不能滿足系統(tǒng)要求，因此必須采用以 DSP、 FPGA或 CPLD為核心的處理器。 由于在實際應(yīng)用中，本系統(tǒng)要能夠同時處理三路的血細(xì)胞信號 (RBC， WBC， PLT)，且從前面的每一路 A/D轉(zhuǎn)換電路出來的脈沖信號周期約為 40μs。比較包括 Xilinx在內(nèi)的其他 PLD供貨商的開發(fā)工具，只有 Quartus II軟件才是最容易使用的。轉(zhuǎn)到 Quartus II軟件的一個主要原因是其出眾的實現(xiàn)時序收斂的能力，這對大部分有難度的工程是不可缺少的。 (2)LogicLock? 基于模塊的設(shè)計流程 (3)SOPC Builder： 同 IP輕松集成 5. 編譯： (1)物理綜合優(yōu)化 (2)時序收斂平面配置編輯器 6. 驗證功能： (1)多時鐘和多周期時序分析 (2)面向 FPGA設(shè)計的 SignalTap II 嵌入式邏輯分析器 7. 最后一刻設(shè)計改變支持 (ECO支持 )： (1)芯片編輯器 (將于 2020年下半年支持 MAX II) (2)漸進(jìn)式擬和 從 MAX+PLUS II軟件轉(zhuǎn)換到 Quartus II軟件非常容易，現(xiàn)在可以用 Quartus II進(jìn)行所有的Altera新設(shè)計。 (3)支持所有的主要 第三方綜合流程。 基于 FPGA的 LCD控制器設(shè)計 18 3. 綜合： (1)一體化 RTL綜合不僅支持 AHDL，還支持最新的 VHDL和 Verilog語言標(biāo)準(zhǔn)。 (1) 對 MAX設(shè)計，平均設(shè)計性能快 15％ 。、 FLEX 10KA、 ACEX、 FLEX 6000系列，以及最新的 Cyclone、 Stratix 和 Stratix II 系列 FPGA。 支持 FLEX 10KE174。轉(zhuǎn)換設(shè)計一直非常簡單，在很短的時間內(nèi)，就可以適用到目標(biāo)器件中。 Quartus II軟件比 MAX+PLUS II更加可靠，用戶界面更加友好，特別是在仿真，節(jié)點發(fā)現(xiàn)和引腳分配等方面。 Quartus II平面配置器在輸入引腳至所有連接邏輯的信號追蹤上，表現(xiàn)出色。對于一個高性能、價格合理、盡快面市的方案，結(jié)合使用 Quartus II軟件和 Altera FPGA將是非常好的選擇。 4. 對于用 VHDL完成的一個確定的設(shè)計，可以利用 EDA工具進(jìn)行邏輯綜合和優(yōu)化，并自動的把 VHDL描述設(shè)計轉(zhuǎn)變成門級網(wǎng)表。 3. VHDL語句的行為描述能力和程序結(jié)構(gòu)決定了他具有支持大規(guī)模設(shè)計的分解和已有設(shè)計的再利用功能。強大的行為描述能力是避開具體的器件結(jié)構(gòu)，從邏輯行為上描述和設(shè)計大規(guī)模電子系統(tǒng)的重要保證。應(yīng)用 VHDL進(jìn)行工程設(shè)計的優(yōu)點是多方面的。在對一個設(shè)計實體定義了外部界面后，一旦其內(nèi)部開發(fā)完成后，其他的設(shè)計就可以直接調(diào)用這個實體。除了含有許多具有硬件特征的語句外， VHDL的語言形式和描述風(fēng)格與句法是十分類似于一般的計算機高級語言。 VHDL硬件描述語言 VHDL的英文全名是 VeryHighSpeed Integrated Circuit Hardware Description Language,誕生于 1982年。設(shè)計師可在較短的時間內(nèi)采用各種結(jié)構(gòu)芯片來完成同一功能描述，從而在設(shè)計規(guī)模、速度、芯片價格及系統(tǒng)性能要求等方面進(jìn)行平衡，選擇最佳結(jié)果。簡單的語言描述即可完成復(fù)雜的功能，而不需要手工繪圖。因此，可以以一種 IP(Intelligence Property 知識產(chǎn)權(quán) )的方式進(jìn)行存檔 ，以便將來重新利用。所謂模塊化就是對以往設(shè)計成果進(jìn)行修改、組合和再利用，產(chǎn)生全新的或派生設(shè)計。 其次，設(shè)計的再利用得到保證。 “自頂向下”設(shè)計方法的優(yōu)越性是顯而易見的。所謂“自頂向下”設(shè)計方法，簡單地說，就是采用可完全獨立于芯片廠商及其產(chǎn)品結(jié)構(gòu)的描述語言，在功能級對設(shè)計產(chǎn)品進(jìn)行定義，并結(jié)合功能仿真技術(shù)，以確保設(shè)計的正確性，在功能定義完成后，利用邏輯綜合技術(shù)，把功能描述轉(zhuǎn)換成某一具體結(jié)構(gòu)芯片的網(wǎng)表文件，輸出給廠商的布局布線器進(jìn)行布局布線。 FPGA的設(shè)計方法 FPGA的常用設(shè)計方法包括“自頂向下”和“自下而上”?？删幊逃|發(fā)器的輸出與 I/O腳相連，把結(jié)果輸出到芯片管腳。 圖 3電路中 D觸發(fā)器的實現(xiàn)比較簡 基于 FPGA的 LCD控制器設(shè)計 16 單，直接利用宏單元中的可編程 D觸發(fā)器來實現(xiàn)。圖中每一個叉表示相連（可編程熔絲導(dǎo)通），所以得到： f= f1 + f2 = (A*C*!D) + (B*C*!D) 。這樣，每輸入一個信號進(jìn)行邏輯運算就等于輸入一個地址進(jìn)行查表，找出地址對應(yīng)的內(nèi)容，然后輸出即可。目前 FPGA中多使用四輸入的 LUT，所以每一個 LUT可以看成一個有 4位地址線的 16 1的 RAM。 FPGA的基本原理 對于可編程邏輯器件，從實現(xiàn)原理上講，一般分為兩種：基于查找表加寄存器結(jié)構(gòu)和SRAM工藝的 FPGA，集成密度高，寄存器資源豐富，適合做時序邏輯設(shè)計，多用于上萬門以上的設(shè)計，如數(shù)字信號處理和各種算法的實現(xiàn)等；基于乘積項結(jié)構(gòu)和 EEPROM工藝的FPGA，集成密度低，乘積項資源豐富，適合做組合邏輯設(shè)計，多用于 5000門以下的設(shè)計，如編碼、譯碼電路等。經(jīng)過近 20年的發(fā)展，可編輯邏輯器件已經(jīng)取得了長足的進(jìn)步，資源更加豐富，使用越來越方便。幾乎所有使用 PAL、 GAL和中小規(guī)模通用數(shù)字集成電路的場合均可應(yīng)用 CPLD和 FPGA器件。 CPLD和 FPGA的功能基本相同，只是芯片的內(nèi)部原理和結(jié)構(gòu)有些差別。它采用了輸出邏輯宏單元結(jié)構(gòu)和 EEPROM工藝，實現(xiàn)了電可擦除、電可改寫，由于其輸出結(jié)構(gòu)是可編程的邏輯宏單元，因而其設(shè)計具有很強的靈活性，至今仍有許多應(yīng)用。它的實現(xiàn)工藝由反熔絲技術(shù)、 EPROM技術(shù)和 EEPROM技術(shù) 3種。 PLA既有現(xiàn)場可編程的，也有 掩膜可編程的。 隨后，出現(xiàn)了一類結(jié)構(gòu)稍微復(fù)雜的可編程芯片，即可編程邏輯陣列 (PLA)?？删幊踢壿嬈骷陌l(fā)展是以微電子創(chuàng)作技術(shù)的不斷進(jìn)步為基礎(chǔ)的，其結(jié)構(gòu)和工藝的變化經(jīng)歷了一個不斷發(fā)展變革的過程。 可編程邏輯器件 (FPGA)是 20世紀(jì) 70年代發(fā)展起來的一種新型 期間。 基于 FPGA的 LCD控制器設(shè)計 14 第 3章 現(xiàn)代 FPGA技術(shù) FPGA的發(fā)展歷程 作為一種可編程邏輯器件，現(xiàn)場可編程門陣列的出現(xiàn)是可編程邏輯器件發(fā)展變化的必然，它的出現(xiàn)推動著可編程邏輯器件的進(jìn)一步發(fā)展。 對比度是衡量液晶 顯示質(zhì)量的重要標(biāo)志。若顯示點電壓為 ，則半選擇點和非選擇點電壓為 α，其中α為整數(shù)．稱為偏壓比。當(dāng)半選擇點的電壓接近液晶的闊值 電壓時屏上將出現(xiàn)不應(yīng)該有的半顯示現(xiàn)象，這會使得對比度下降，這種現(xiàn)象叫做“交叉效應(yīng)”，在動態(tài)驅(qū)動法中可采用偏壓技術(shù)來解決這一問題。 動態(tài)驅(qū)動方式下，某一液晶像素呈顯示效果是由施加在行電極上的選擇電壓與施加在列電極上的選擇電壓的臺成來實現(xiàn)的。 一幀中每一行的選擇時間是相等 的，若一幀的掃描行數(shù)是 N，則一行所占用的掃描時間為一幀的 1／ N，該值稱為占空比系數(shù)。 動態(tài)驅(qū)動法就是采用逐行、循環(huán)地給行電極施加選擇脈沖，同時所有的列電極給出該行像素對應(yīng)的選擇或非選擇脈沖．從而實現(xiàn)一行所有顯示像素的驅(qū)動，循環(huán)一次稱為一幀。上圖 為 N 行、 M 列 STNLCD電極連接示意圖，顯示圖形為字符“ R”。 基于 FPGA的 LCD控制器設(shè)計 12 圖 液晶驅(qū)動示意圖 動態(tài)驅(qū)動法中 STN LCD 電極的制作和排布為矩陣型結(jié)構(gòu)，即把水平一組顯示像素的電極連接在一起引出 稱之為行電極，用 COM 符號表示，把縱向一組顯示像素的電極連在一起引出，稱之為列電極，用符 號 SEG 表示。 STN— LCD顯示驅(qū)動方法有很多種，常用的有靜態(tài)驅(qū)動法和動態(tài)驅(qū)動法。從而迅速降低液晶材料的壽命，因此必須建立交流電場 ，并要求這個電場中的直流分量盡可能小，通常要求小于 50 mV。 動態(tài) STNLCD驅(qū)動方法 STN— LCD 的顯示效果是由于在顯示像素上施加了電場的緣故，而這個電場是由顯示像素前后兩個電極上的電壓信號差所產(chǎn)生的。而為了 讓屏幕顯示一致，整體速度上就會變慢。 液晶屏幕的驅(qū)動方式 ： 單純矩陣驅(qū)動方式是由垂直與水平方向的電極所構(gòu)成，選擇要驅(qū)動的部份由水平方 向電壓來控制，垂直方向的電極則負(fù)責(zé)驅(qū)動液晶分子。 基于 FPGA的 LCD控制器設(shè)計 11 如果在液晶盒上施加一個電壓并達(dá)到一定值后，液晶分子長軸將開始沿電場方向傾斜，當(dāng)電壓達(dá)到 2倍閾值電壓后，除電極表面的分子外，所有的赦晶盒內(nèi)兩電極之間的液晶分子都變成沿電場方向的再排列，這時α角度旋光功能消 失，在成α角度的偏光片之間失去了旋光作用使器件不能再透光。 將涂有透明導(dǎo)電層的玻璃上光刻形成特定的透明電極，在兩片這種玻璃授板問夾上一層 STN— I CD 材料，四周密封，形成一個厚度僅為微米量級的扁平液晶盒。之問就可以制成 STN— I CD(超扭曲向列液晶顯示器件 )。加大到 180。 STNLCD技術(shù)的顯示原理 傳統(tǒng)的 TN— I CD(扭曲向列液晶顯示器件 )具有電光響應(yīng)速度緩慢，閾值特性很不明顯的弱點，這給多路驅(qū)動造成了困難，使其在大信息量的視頻顯示上受到了限制。 圖 液 晶原理圖 最早的液晶顯示器 TN它由玻璃板，偏光器， ITO膜，配向膜組成兩個夾層等組成，它是所有液晶顯示器技術(shù)原理的鼻祖。 按物理結(jié)構(gòu)常見的液晶顯示器可分為以下幾種： 表 常見液晶顯示器 大家從上面就可看出 TN、 STN、 DSTN三種液晶都屬于無源矩 陣 LCD，它們的原理基本相同，不同之處只是各個液晶分子的扭曲角度略有差異而已，其中 DSTN（俗稱“偽彩”）在早期的筆記本電腦顯示器及掌上游戲機上廣為應(yīng)用，但由于其必須借用外界光源來顯像所以其有很大的應(yīng)用局限性，但這些早期的反射型單色或彩色沒有背光設(shè)計的 LCD可以做得更薄、更輕和更省電，如果能在技術(shù)上對其進(jìn)行革新這些東東對于掌上型電腦和游戲機來說還是非常有用的。液晶按照分子結(jié)構(gòu)排列的不同分為三種：粘土狀的 Smectic液晶，細(xì)柱形的 Nematic液晶和軟膠膽固醇狀的 Cholestic液晶。在此期間，韓國和我國臺灣開始介入液晶顯示器生產(chǎn)領(lǐng)域，我國內(nèi)地企業(yè)也引進(jìn)生產(chǎn)線，生產(chǎn)TNLCD，東亞地區(qū)逐漸發(fā)展成為世界液晶顯示器的主要生產(chǎn)地，第三代半及第四代TFTLCD生產(chǎn)線開始建立，日本，韓國和中國（含臺灣?。┰谝壕э@示器生產(chǎn)及技術(shù)上開始走在世界最前列。 課題研究預(yù)期技術(shù)目標(biāo) 1. 中文字符在 LCD上的正常顯示 ； 2. 英文字符在 LCD上的正常顯示 ； 3. 輸入變動的數(shù)據(jù)能 在 LCD上的 同步刷新顯示 ； 4. 圖像數(shù)據(jù)在 LCD上的正常顯示； 基于 FPGA的 LCD控制器設(shè)計 9 第 2章 現(xiàn)代 LCD技術(shù) 現(xiàn)代 LCD技術(shù)簡介 在七十年代初液晶開始作為一種顯示媒體使用以來，液晶的應(yīng)用范圍被逐漸拓寬，到目前已涉及游戲機，手機 /電話機，電視，筆記本電腦 /掌上電腦， DC/DV以及液晶顯示器等領(lǐng)域。 課題研究預(yù)期理論目標(biāo) 1. 掌握 FPGA對 LCD的控制方法 ，為課題研究做好理論準(zhǔn)備； 2. 通過 FPGA對 LCD的控制，使得任何開發(fā)者都可以較為容易地通過此顯示控制模塊，