【正文】 ount＜45時，選通FPGA內置FIFO，當count=46時，將8位數(shù)字信號存入FIFO中。當30＜count＜40時時，進行串并轉換。： 圖 時序圖當glrn為高電平且時鐘信號fosc有輸入時，計數(shù)器開始計數(shù)。當采集開始時，閉合開關sen ，表示此時系統(tǒng)正在進行數(shù)字量的采集。數(shù)據(jù)經(jīng)FIFO再存入FLASH存儲器K9F1G08中。當count=41時，開始數(shù)據(jù)轉換，產(chǎn)生12位的數(shù)字信號。當count=35時，進行通道選擇。反之，當glrn為高電平且時鐘信號fosc有輸入時，計數(shù)器開始計數(shù)。在控制作用下，將采集到的信號暫存入FPGA內部的fifo中，然后再存入flash芯片中。： 時序圖 模擬量采集模塊的時序仿真在本系統(tǒng)中，采用手動開關來控制模擬量的采集。在本系統(tǒng)中，采用三個手動開關來控制采集信號的種類，當開關men接通時，系統(tǒng)開始采集模擬量。當輸入bstart為高電平時，計數(shù)器最高位為低電平時，開始計數(shù)。當glrn信號為高電平時，輸入上升沿有效的時鐘信號 fosc，當輸入bstart為低電平時，計數(shù)器最高位為低電平時，開始計數(shù)。 FPGA時序仿真 在本系統(tǒng)中，設有FPGA的啟動模塊?！?時序仿真：需要利用在布局布線中獲得的精確參數(shù)，用仿真軟件驗證電路的時序。（edif）的EDA工業(yè)標準文件?！?功能仿真：將文件調入HDL仿真軟件進行功能仿真，檢查邏輯功能是否正確。只有當使用從時鐘緩沖器而來的時鐘信號時，相關的延遲和上升時間才能使微小的和可預測的[18]。這些全局時鐘線以一種被稱之為時鐘樹的結構形式遍布整個器件。它具有特殊的高驅動能力的時鐘緩沖器——時鐘驅動器。長線還可以在芯片當中被用作總線。這些長線通常是從一個CLB模塊的末端一直通向另一個CLB模塊，而中間并不與某個開關矩陣相連。經(jīng)常的情況是，為了通過芯片傳遞信號，路徑的延時變得比邏輯門的延時還要大[17]。這些CLB可能彼此相互關聯(lián)，但又互相原理。這些連線在到達開關矩陣之前經(jīng)過許多CLB。這些連線使得那些因過于復雜而無法裝入某個單一CLB的邏輯能夠被分開裝入多個CLB）[16]。每一個CLB都被連接到與它緊挨著的其他CLB上，如圖中左上角所示CLB。 互連資源FPGA的互連電路與CPLD的完全不同，但它卻非常類似于一個門陣列ASIC的互連電路。典型的閾值電壓為TTL或CMOS電平，以便于和TTL或CMOS器件相接口。這些控制端允許FPGA輸出到大多數(shù)標準的TTL或CMOS器件。 可編程輸入/輸出塊可配置I/O模塊適用于將信號傳送到芯片上，然后再將信號傳出芯片。不幸的是，在一個FPGA中傳遞時是全部延時的總量。正因為如此，多個CLB能夠，而且經(jīng)常被連接在一起，以實現(xiàn)復雜的布爾邏輯。注意，邏輯輸出不需要通過觸發(fā)器。典型的CLB，它包含了用于任意組合邏輯函數(shù)的RAM；還包含了用于鐘控存儲單元的觸發(fā)器和多路選擇器，這樣就便于在模塊中為邏輯電路布線以及模塊內部的邏輯電路與外部資源之間的布線連接。另外，還可能有額外的邏輯資源，像ALU、存儲器和譯碼器[14]。同以往的PAL、GAL等相比較:FPGA的規(guī)模比較大，適合于時序、組合邏輯等電路應用場合，可以替代幾十塊甚至上百塊通用分立IC芯片，盡管FPGA以及其它類型的PLD器件的結構各有其特點和處，但是概括起來它都是由三大部分組成的: l 一個二維的邏輯塊陣列，構成CPLD器件的邏輯組成核心. l 輸入/輸出塊. l 連接邏輯塊的互聯(lián)資源，連線資源由各種長度的線段組成，也包括用于連接邏輯塊之間，邏輯塊與輸入輸出部分的可編程連接開關。目前Lattice公司在上海設有研發(fā)部門[13]。中小規(guī)模PLD比較有特色，種類齊全。Altera 公司 該公司生產(chǎn)FPGA和EPLD，常用芯片為EPLD7000系列產(chǎn)品7128和FPGA10K系列產(chǎn)品10K10Lattice公司介紹：Lattice是ISP（在線可編程）技術的發(fā)明者，ISP技術極大的促進了PLD產(chǎn)品的發(fā)展，80年代和90年代初是其黃金時期，但很快被Xilinx，Altera超過。Lattice 公司 該公司已經(jīng)和AMD公司合并，該公司生產(chǎn)GAL和CPLD產(chǎn)品，目前各學校和各公司制作實驗板的常用芯片為ISP1016和可編程開關GDS14.。由于其內部結構的不同，目前應用較廣泛的有CPLD和FPGA。使用者可利用特定的計算機開發(fā)工具（軟件包和硬件電路、編程電纜）對其進行加工，即按設計要求將這些芯片內部的元件連接起來（此過程稱為編程或設置），使之實現(xiàn)完成某個數(shù)字邏輯電路或系統(tǒng)的功能，成為一個可在實際電子系統(tǒng)中使用的專用集成電路（ASIC）隨著集成電路工藝的日臻完善，集成度急劇攀升，功能日益強大。下面介紹一下它的結構、特點以及設計方法。為了解決這些問題，可以借助于近年來迅速發(fā)展的大規(guī)模可編程專用集成電路現(xiàn)場可編程門陣列(FPGA )。3 FPGA 可編程邏輯器件本設計由于需要用到大量的控制信號，而且又是以計算機為平臺，所以系統(tǒng)中有大量的數(shù)字邏輯電路。開關量要經(jīng)過隔離、驅動和FPGA內部串并編程后才能存入FLASH存儲器中。模擬量要經(jīng)過A/D轉換為數(shù)字量后才能存入FLASH存儲器中。： 圖 K9F1G08在系統(tǒng)中的應用 本章小結 本章主要講述了所設計的通用數(shù)據(jù)采集系統(tǒng)的硬件電路的設計，整個系統(tǒng)由四個部分組成，分別是采集部分、控制部分、存儲部分、接口部分。對于模擬信號，由傳感器采集到的信號經(jīng)A/D轉換后，暫存于FLASH內部的FIFO中，再送入FLASH存儲器中。然而，在塊擦除操作中，僅僅兩個行地址周期被使用，依靠寫入特殊的指令進入指令寄存器，器件操作才被選中。128字節(jié)的物理空間要求28個地址，因此，要求4個周期為地址的建立，兩個周期是列地址，兩個周期是行地址。有一些要求一個總線周期，例如，重設指令讀指令等僅要求一個總線周期。在WE和CE處于低電平期間，指令、地址、數(shù)據(jù)被寫通過I/O端口，它們都在WE的上升沿到來時被鎖存。這些記憶陣列由1024個分別有128K字節(jié)的塊組成，它表明，在K9F1G08逐個位的擦除操作是被禁止的。一塊由2個NAND結構鏈組成，而一個NAND由32個單元組成，總共1081344個NAND單元組成了一塊。一個2112字節(jié)的高速緩沖存儲器彼此間是連續(xù)相接的，這些存儲器被連接到記憶單元陣列，在頁讀取和編程運行的過程中，為I/O緩沖器和記憶單元之間的數(shù)據(jù)轉移提供中間機構。輸入命令、地址和數(shù)據(jù)以及讀操作時輸出數(shù)據(jù)。為低電平時，指示正在編程或讀操作中，操作結束后變成高，開路輸出。在電源電壓過渡期間，使WP為低電平時，可產(chǎn)生寫/擦除保護。下降沿有效。命令、地址和數(shù)據(jù)在WE信號的上升沿被鎖定。讀操作期間，CE變高，器件轉入standby模式；編程或擦除期間，器件處于忙狀態(tài)時，CE高將被忽略。當其為高時，地址在WE信號的上升沿被鎖入地址寄存器；當其為低時，鎖定輸入數(shù)據(jù)。其為高時，命令通過I/O口線在WE信號的上升沿被鎖入命令寄存器。不過當今流行的操作系統(tǒng)對NAND Flash都有支持，如風河（擁有VxWorks系統(tǒng)）、微軟（擁有WinCE系統(tǒng)）等公司都采用了TrueFFS驅動，此外，Linux內核也提供了對NAND Flash的支持[9]。NOR可以直接使用，并在上面直接運行代碼?！?NAND閃存中每個塊的最大擦寫次數(shù)量約萬次，而NOR的擦寫次數(shù)是十萬次?！?NAND的擦除速度遠比NOR快。NOR和NAND兩種結構性能上的異同步如下：● NOR的讀速度比NAND稍快一些。現(xiàn)在，NOR和NAND FLASH的應用最為廣泛，在CompactFlash、Secure Digital、PC Cards、MMC存儲卡以及USB閃盤存儲器市場都占用較大的份額。該公司生產(chǎn)的芯片尺寸更小、存儲容量更大、功耗更低，一般用于智能電話、個人數(shù)字助理、掌上電腦、數(shù)字相機、便攜式攝像機、便攜式音樂播放機等。Hitachi和 Mitsubishi共同支持AND技術的FLASH MEMORY。第三種是AND 閃存。二十多年的發(fā)展過程中，F(xiàn)lash Memory技術經(jīng)過了多次變革和發(fā)展。NAND的存儲單元只有NOR的一半，在更小的存儲空間中NAND獲得了更好的性能。它由日立公司于1989年研制，并被認為是NOR閃存的理想替代者。它結合EPROM(可擦除可編程只讀存儲器)和EEPROM(電可擦除可編程只讀存儲器)兩項技術，并擁有一個SRAM接口。它如同鞋盒一樣大小，并被內嵌于一個錄音機里。Intel是世界上第一個生產(chǎn)閃存并將其投放市場的公司。與傳統(tǒng)電腦內存不同，閃存的特點是非易失性(也就是所存儲的數(shù)據(jù)在主機掉電后不會丟失)，其記錄速度也非常快。具有不揮發(fā)、低功耗、擦寫速度快等特點，并且在掉電后信息不丟失。本系統(tǒng)采用存儲芯片K9F1G08來進行數(shù)據(jù)的存儲。FLASH MEMORY集其它類非易失性存儲器的特點：與EPROM相比較，閃速存儲器具有明顯的優(yōu)勢—在系統(tǒng)電可擦除和可重復編程而不需要特殊的高電壓（某些第一代閃速存儲器也要求高電壓來完成擦除或編程操作）；與EEPROM相比較，閃速存儲器具有成本低密度大的特點。本設計中，采用Xilinx 公司生產(chǎn)的Spartan XCS05系列的芯片XC2S50作為CPU，XC18V01_PC20 作為EPROM，TPS70358作為供電芯片，詳細介紹見第三章。采用FPGA 的優(yōu)點是：在實現(xiàn)系統(tǒng)小型化、集成化和高可靠性的同時，減少了風險，降低了成本，縮短了周期[7]。PLD 與FPGA 之間的主要差別是PLD 通過修改具有固定內連電路的邏輯功能來進行編程，而FPGA 是通過修改一根或多根分隔宏單元的基本功能塊的內連線的布線來進行編程。它由邏輯功能塊排列成陣列組成，并由可編程的內部連線連接這些邏輯功能塊來實現(xiàn)不同的設計，可編程門陣列在器件的選擇和內部的互連上提供了更大的自由度。 AD9221在系統(tǒng)中的應用 中心控制模塊的設計中心控制模塊由FPGA及其外圍電路組成，主要用來對整個電路的時鐘信號進行控制，保證數(shù)據(jù)的正確存入與讀出。圖中AIN是經(jīng)調整過的模擬信號，AD9221采用單通道輸入，信號從VINA端輸入。 AD9221內部結構圖 AD9221在系統(tǒng)中的應用 模擬信號從數(shù)據(jù)輸入端VINA輸入，經(jīng)過模數(shù)轉換，輸出12位的數(shù)字信號。AD9220屬于子區(qū)式模/數(shù)轉換器結構，并且采用了數(shù)字校正技術，AD公司稱之為多級差分管線結構(Multistage differential pipeline architecture)。該轉換器內部包含有12位的量化器、寬帶采樣保持電路、可編程電壓基準源，采用單電源+5V供電，可以根據(jù)用戶配置，信號以單端方式輸入或是以差分方式輸入。[11]本系統(tǒng)中，A/D轉換器選用了AD9221。偏移誤差:偏移誤差是指最低有效位為“1”狀態(tài)時的實際輸入電壓與理論輸入電壓之差，這一差值電壓稱作偏移電壓，一般以滿量程電壓值的百分數(shù)表示。量化誤差:量化誤差是由ADC的有限分辨率引起的誤差。1/2LSB范圍內。絕對誤差：絕對誤差定義為對應于輸出數(shù)碼的實際模擬輸入電壓與理想模擬輸入電壓之差。100%。另外可以用百分數(shù)來表示分辨率，此時的分辨率成為相對分辨率。其值定義為滿刻度電壓與2N之比，其中N為ADC的位數(shù)。由此可見這種類型的ADC不僅轉換速度較高，而且分辨率也比較高[5]?？焖倬_的n位轉換器分成兩段以上的子區(qū)(流水線)來完成。缺點:當高速轉換時，需要高階調制器，在轉換速率相同的條件下，比積分型和逐次逼近型ADC的功耗高。由于∑△具有極高的抽樣速率，通常比奈奎斯特抽樣頻率高出許多倍，因此∑△轉換器又稱為過抽樣轉換器A/D。∑△型ADC與一般的ADC不同，∑△型ADC不是直接根據(jù)抽樣數(shù)據(jù)的每一個樣值的大小進行量化編碼，而是根據(jù)前一量值與后一量值的差值即所謂的增量的大小來進行量化編碼。其優(yōu)點是:精度高、價格低、功耗低。缺點是:轉換速率低，轉換速率在12位時為100～300SPS.壓頻變換型ADC壓頻變換型ADC是先將輸入模擬信號的電壓轉換成頻率與其成正比的脈沖信號，然后在固定的時間間隔內對此脈沖信號進行計數(shù)，計數(shù)結果正比于輸入模擬電壓信號的數(shù)字量。這類ADC主要應用于低速、精密測量等領域。與此同時，在此時間間隔內利用計數(shù)器對時鐘脈沖進行計數(shù)，根據(jù)時間間隔的值計算出模擬電壓的值，從而實現(xiàn)A/D轉換。積分型ADC又稱為雙斜式ADC。在高精度、快速A/D變換中應用最為廣泛。主要通過二分探索法求得一數(shù)字碼，使其對應的電壓最接近于輸入電壓。逐次逼近型逐次逼近型ADC是應用非常廣泛的模/數(shù)轉換方法，它由比較器、DIA轉換器、比較寄存器、時鐘發(fā)生器以及控制邏輯電路組成。例如，N位ADC需要2n個精密電阻和2(n1)個并聯(lián)比較器。這種結構ADC的所有位同時轉換，其轉換時間主要取決于比較器的開關逮度、編碼器的傳輸時間延遲等。 模數(shù)轉換器的分類及其特點目前，模數(shù)轉換集成電路主要有以下幾種類型：并行比較ADC并行比較ADC是現(xiàn)今速度最快的模/數(shù)轉換器，通常稱為“閃爍式A