【正文】 inout 型 SDA 信號是輸入信號還是輸出信號，最難點在于 8 為數(shù)據(jù)的處理怎么實現(xiàn)八位數(shù)據(jù)的處理尤為重要。然后用 I2C 協(xié)議驅動 DAC8571，使光源能夠得到一個穩(wěn)定功率的光源 LD，然后對 ADS1115 進行驅動使其能夠開始進行模數(shù)轉換，再把模數(shù)轉換后的數(shù)字信號傳輸給 FPGA，通過在 FPGA 中設置一個查表模塊，使得到的一個比較穩(wěn)定的溫度值，然后再通過 LCD1602 顯示出來。 ● 編程下載：確認仿真無誤后，將文件下載到芯片中 。 ● 布局布線：將 .edf 文件調(diào)入 PLD 廠家提供的軟件中進行布線，即把設計好的邏輯安放到 PLD/FPGA 內(nèi) 。 ● 邏輯綜合：將源文件調(diào)入邏輯綜合軟件進行綜合，即把語言綜合成最簡的布爾表達式和信號的連接關系。通常 VHDL 文件保存為 .vhd 文件， Verilog 文件保存為 .v文件 。武漢理工大學畢業(yè)設計（論文） 14 4 系統(tǒng)中 FPGA 的設計及實現(xiàn) 設計需要 FPGA，所以得知道一些關于 FPGA 設計的一些東西，所以在下面講一下關于 FPGA 設計方面的東西。 5）總線沖突時，按“低電平優(yōu)先”的 仲裁原則，把總線判給在數(shù)據(jù)線上先發(fā)送低電平的主器件。 4）主控器完成一次通信后還想繼續(xù)占用總線在進行一次通信，而又不釋放總線，就要利用重啟動信號 Sr。 2）對于應答信號， ACK=0 時為有效應答位，說明接收器已經(jīng)成功接收到該字節(jié)，若為 1 則說明接受不成功。 I2C 總線數(shù)據(jù)傳送時序： 圖 33 i2c 總線數(shù)據(jù)傳送時序 在數(shù)據(jù)傳輸?shù)臅r候我們應該注意幾點問題： 1）進行數(shù)據(jù)傳送時，在 SCL 為高電平期 間， SDA 線上電平必須保持穩(wěn)定，只有 SCL為低時，才允許 SDA 線上電平改變狀態(tài)。傳輸可以被終止和從新開始。數(shù)據(jù)一般以 8 位傳輸，最重要的位放在前面；具體能傳輸多少量的數(shù)據(jù)并沒有限制。 3）讀寫：主機決定此次操作是從主機讀數(shù)據(jù)到從機數(shù)據(jù)還是從從機讀取數(shù)據(jù)到主機之中。 總線的一次典型工作流程如下： 1） 開始：信號表明傳輸開始。主控器為數(shù)據(jù)傳輸產(chǎn)生時鐘信號。 只要很小的電路附件， I2C總線就能夠支 持設備在不同電平下工作（例如： 伏和 5 伏）， I2C 總線的工作情況 I2C 總線的規(guī)范中規(guī)定了如何在兩個設備之間傳遞數(shù)據(jù)，采取的方法是總線仲裁、時鐘同步和總線的電氣特征?？偩€上每一個設備都有一個獨一無二的地址，根據(jù)設備它們自己的能力，它們可以作為發(fā)射器或接收器工作。加強型 I2C 總線用了 10 位地址碼（能夠支持 1024 個設備），快速模式（ 400Kbit/s）和高速模式（最高有 ）。它是同步通信的一種特殊形式，具有接口線少，控制方式簡單，器件封裝形式小，通 信速率較高等優(yōu)點 。 FPGA 中 I2C 協(xié)議的實現(xiàn) I2C（ Inter－ Integrated Circuit）總線是由 PHILIPS 公司開發(fā)的兩線式串行總線，用于連接 微控制器 及其外圍設備。這些時鐘顯示為了較小的時鐘上升時間和快速的時鐘傳播時間而設計的，正如以后要討論的那樣，用FPGA 設計電路必須是同步的，因為利用 FPGA 的路徑資源不能保證信號的軍隊上升時間和延遲時間。這些緩沖器被連接到芯片的時鐘輸入引腳，它們驅動時鐘信號到全局時鐘武漢理工大學畢業(yè)設計（論文） 12 線上。 時鐘電路 特殊的 I/O 模 塊被分布在芯片的周圍。對于條件苛刻的路徑邏輯，長線確保不會產(chǎn)生顯著的延時。 第三種類型的路徑資源是長線，設計者可以用它去連接某些條件苛刻的 CLB，即這些 CLB 在芯片上的物理位置彼此相連“甚遠”，而它們之間的連接又不會產(chǎn)生太大的延時。這種傳遞新好方法 的缺點是每一條通過某個開關矩陣的路徑都會導致一個顯著的延時。這些開關矩陣允許信號從一個開關矩陣傳遞到另一個開關矩陣，再傳遞到下一個開關矩陣，最后連接到 CLB。 圖 32 互連資源 其他的路徑資源由經(jīng)緯連線所組成。這些連線有時被稱作短線（注意，為簡單起見，圖中只畫出了左上角 CLB 的連線，實際上，所有四個 CLB 都有連線分別與最靠近它們的其他 CLB相連。圖 9 示出了互連資源的可配置邏輯模塊（ CLB）結構。在每一個引腳上的輸入和輸出緩沖器的組合以 及它們的可編程性，意味著每一個 I/O 模塊都可以被用于一個輸入信號、一個輸出信號或者一個雙向信號。輸入武漢理工大學畢業(yè)設計（論文） 11 緩 沖器 B2 能夠被編程為不同的輸出閾值電壓。輸出緩沖器B1 有可編程的控制器，它們可以是緩沖器成為三態(tài)或集電極開路狀態(tài)，并且可控制緩沖器的輸出擺率。因此這個優(yōu)點也導致了所做的設計在速度方面的全面下降 [10]。 FPGA的這種優(yōu)于 CPLD 的優(yōu)點，意味著設計者能夠用幾個 CLB 串聯(lián)在一起來實現(xiàn)非常復雜的邏輯。設計者可以利用一個 CLB 產(chǎn)生簡單的組合邏輯。這些多路選擇器還允許極性的選擇、復位輸入和清除輸入選擇。 可編程邏輯塊陣列 可配置邏輯模塊（ CLB）包含了 FPGA 的可編程邏輯。 圖 31 FPGA 內(nèi)部結構圖 同樣，還有一個時鐘電路用于驅動時鐘信號到每一個邏輯 模塊中的每一個觸發(fā)器。 2）輸入 /輸出模塊。 FPGA 基本內(nèi)部構造及功能分析 FPGA 是可編程邏輯器件，屬于特殊 ASIC 芯片的一類，是在 PAL、 GAL 等可編程邏輯器件基礎上發(fā)展起來的。 99 年收購 Vantis（原 AMD 子公司） ,20xx 年收購 Lucent 微電子的 FPGA 部門，是世界第三大可編程邏輯器件供應商。與 ALTERA 和 XILINX 相比，其開發(fā)工具比略遜一籌。 AMD 公司，該公司生產(chǎn)MACH 系列產(chǎn)品，常用芯片為 MACH4128 和 MACH211SP15JC。 目前，很多學校和公司都開發(fā)了可編程邏輯器件實驗板，這些實驗板上采用了如下幾個公司的產(chǎn)品： Xilinx 公司，主要產(chǎn)品為 FPGA 和 CPLD，目前各學校和公司制做實驗板的常用芯片為 FPGA 4000 系列， Spartan XCS05 和 XC95108 系列 CPLD。可編程邏輯器件廣闊的應用前景備受業(yè)內(nèi)人士的矚目。 FPGA 簡介 在可編程邏輯器件芯片內(nèi)部，按一定的排列方式集成了大量的門和觸發(fā)器等基本邏輯元件。從而大大簡化了電路板的復雜程度。 4） 功耗低 相對而言，液晶顯示器的功耗主要消耗在其內(nèi)部的電極和驅動 IC 上，因而耗電量比其它顯示器要少得多 [67]。 2） 數(shù)字式接口 液晶顯示器都是數(shù)字式的，和 FPGA 系統(tǒng)的接口更加簡單可靠，操作更加方便。除此之外，它還有一些其他的優(yōu)點： 1） 顯示質量高 由于液晶顯示器每一個點在收到信號后就一直保持那種色彩和亮度，恒定發(fā)光，而不像陰極射線管顯示器（ CRT）那樣需要不斷刷新新亮點。然后對其進行電路圖的設計如下： 武漢理工大學畢業(yè)設計（論文） 8 圖 27 ADS1115 的電路圖設計 顯示模塊 顯示模塊在 FPGA 的開發(fā)板自帶了，基于方便考慮所以我們就直接選用 FPGA 上面的 LCD1602。 因為這是實驗可以選擇比較貴而且比較好的 ADC，如果到了實際的使用之中就要根據(jù)實際的應用環(huán) 境來選擇我們需要的器件，以達到我們對特殊環(huán)境的要求。C 至 +80176。C 至 +125176。 ADC0809 的精度是 8 位。C 由上面兩種 ADC0809 和 ADS1115 的一些特性的了解我們可以知道，我們這個設計應該選擇 ADS1115。V 8） 擴展溫度范圍： 40176。 它的主要特性如下： 1） QFN (RUG) 封裝： x x 2） 數(shù)據(jù)數(shù)率： 8 – 860SPS 3） 電源電流： 150181。 而且它是 專為實現(xiàn)精密、高功效且簡便 的系統(tǒng)設計的 ，ADS1115 能夠以高達 860SPS 的可編程數(shù)據(jù)數(shù)率執(zhí)行轉換，電流消耗僅為 150181。 7）低功耗，約 15mW。 5）模擬輸入電壓范圍 0～ +5V，不需零點和滿刻度校準。 武漢理工大學畢業(yè)設計（論文） 7 3）轉換時間為 100μs(時鐘為 640kHz 時 )， 130μs（時鐘為 500kHz 時） 。他的一些主要特性如下： 1） 8 路輸入通道， 8 位 A/D 轉換器，即分辨率為 8 位。 ADC0809 這是大家在大學期間第一個學到的 ADC 器件，所以就首先來談論一下他的特點。 模數(shù)模塊 模數(shù)轉換器有許多種，一種經(jīng)濟節(jié)約型，例如 ADC0809，另一種是高精度型，例如ADS1115。然而 FPGA 不能夠 識別模擬信號所以需要把電信號轉化成數(shù)字信號。所以其對應的電路圖是： 圖 26 PIN 光電二極管的電路圖及其放大電路 至此講解了傳感器的三個模塊： DAC8571， LD， Ge 薄膜， PIN 光電二極管，以及一些用于電路信號放大的電路圖。 APD 雪崩二極管： 靈敏度高，響應快，但雪崩二極管需要上百伏的工作電壓，而且性能和入射光功率有關，當入射光功率大時，增益引起的噪聲大，帶來電流失真 [3]。 硅光電二極管的優(yōu)缺點：響應頻率低，容易受溫度的影響，精度低。 光敏電阻的優(yōu)缺點： 1)優(yōu)點：其光譜響應范圍相當寬；工作電流大；所測剛強范圍寬，既可測光強，也可測弱光；靈敏度高，光電導增益大于 1；偏置電壓低，無極性之分，使用方便。 根據(jù)內(nèi)光點效應我們可以得到光電導器件和光生 伏特器件。 光電導效應：某些物質吸收光子的能量產(chǎn)生本征吸收或雜質吸收從而改變物質電導率額現(xiàn)象。 內(nèi)光電效應：被光激發(fā)所產(chǎn)生的載流子（自由電子或空穴）仍在物質內(nèi)部運動，使物質的電導率發(fā)生變化或產(chǎn)生光生伏特的現(xiàn)象。 其對應 關系如下： 圖 24 反射率和溫度之間關系 武漢理工大學畢業(yè)設計（論文） 5 圖 25 Ge 薄膜的厚度不同反射率的差異 根據(jù)上面兩個圖可以從兩個方面來理解光纖溫度傳感大體上是線性的但是在小的地方，大體的找出溫度的變化，然后再根據(jù)薄膜厚度的通具體的找出溫度的變化和反射率的關系，通過定標實驗徹底的找出給出一個對應的關系，這樣就能夠得到一個比較準確的溫度 [2]。 GE 薄膜的一些參數(shù)特性：它的折射率和吸收率能夠溫度具有一定關系，根據(jù)這個關系我們能夠把它和溫度之間建立一個對應的關系，然后根絕這個關系能夠比較準確的設計出溫度和接收到的光信號的關系。 圖 22 MAX4238 電路 武漢理工大學畢業(yè)設計（論文） 4 最后把電壓信號轉換成電流源來控制 LD，其電路圖如下： 圖 23 LD 電源驅動電路圖 以上三個部分僅僅只是完成了對光源信號的處理，然而需要對光電數(shù)據(jù)進行處理，因此需要把外界的溫度或者其他的信號轉化成我們需要的電信號。第一，發(fā)光譜線窄；第二， 與光纖的耦合效率高；第三，它是閾值器件；而光源的驅動是電流驅動的，我們就用 DAC8571 先進行電壓控制，通過 MAX4238 對電壓進行放大，然后通過三極管使電壓信號能夠變成電流信號，從而能夠驅動 LD，使我們能夠得到比較穩(wěn)定的光源。以下就對這三個部分做簡要的介紹。在這些設計中我們會提到一些部分選擇的原因然后再根據(jù)這些硬件來講述怎么用 FPGA 來驅動和處理整個系統(tǒng)的數(shù)據(jù)。 論文章 節(jié)安排 論文首先從硬件系統(tǒng)的設計入手，先把光電數(shù)據(jù)采集和處理的硬件部分搭建起來，然后利用 I2C 協(xié)議對硬件中的各個器件進行程序的編寫，最后對論文工作進行總結分析一下。以及使獲得的數(shù)據(jù)能夠在顯示部分能夠顯示出來。 FPGA 是控制模塊的核心部分。 模數(shù)轉換模塊由 ADS1115 構成，由于傳感器獲得信號是模擬信號，需要轉換成數(shù)字信號就能夠對其進行具體數(shù)值的處理。 圖 11 整體設計方案 整個系統(tǒng)由傳感器模塊、模數(shù)轉換模塊、 FPGA 中心控制模塊、顯示模塊電路組成。 因此國外的數(shù)據(jù)采集技術比較發(fā)達，但是成本高，國內(nèi)的數(shù)據(jù)采集系統(tǒng)的精度不夠，武漢理工大學畢業(yè)設計（論文） 2 一般只有 2%，為此需要設計一個精度高成本低的數(shù)據(jù)采集系統(tǒng)。 在國內(nèi)，由于數(shù)據(jù)采集及技術不斷發(fā)展 ，市場上出現(xiàn)了各種新型的數(shù)據(jù)采集器。記錄的數(shù)據(jù)包括：通道號、測量值、時間、報警狀態(tài)、累加計數(shù)等。 RS232 借口為標準配置，可以用于向計算機傳輸數(shù)據(jù)和控制。儀器可以使用 交流電直接供電，也可以使用 916V 直流供電。當某個模擬通道的輸入信號超過設定報警限，在對應的 I/O口 就輸出一個低電平，每個模擬通道可以設置兩個報警限。它具有多種測量功能，多種數(shù)據(jù)存儲方式和多種控制方式。 數(shù)據(jù)采集器的研制在國外已經(jīng)相當成熟，而且數(shù)據(jù)采集器的種類也不斷增多，性能越來越好，功能越來越強大。 數(shù)據(jù)采集系統(tǒng)由以下幾個部分組成：數(shù)據(jù)采集、數(shù)據(jù)傳輸、數(shù)據(jù)存儲、數(shù)據(jù)處理、分析和顯示等。數(shù)據(jù)采 集的任務，具體地說，就是采集傳感器輸出的模擬信號并轉換為 FPGA 能識別的數(shù)字信號，然后送入 FPGA 或相應的信號處理系統(tǒng)，根據(jù)不同需要進行相應的計算和處理，得出所需要的數(shù)據(jù)。染料分子吸收光子能量后將使半導體中的帶負電的電子和帶正電的空穴分離。 課題的研究背景及意義 光電轉換過程的原理是光子將能量傳遞給電子使其運動從而形成電流。 I2C protocol。 本文的特