【正文】 639。 639。 639。 639。 639。 639。 639。 639。 639。 639。 639。 639。 639。 639。 639。 639。 end 639。 ACKW3 = 1。 ACKW1 = 1。d1 : begin SCLK = 1。 END = 0。 ACKR2 = 1。 ACKW3 = 1。 ACKW1 = 1。d0 : begin SCLK = 1。h0。 END = 0。 ACKR2 = 1。 ACKW3 = 1。 ACKW1 = 1。endalways (posedge iCLK or negedge iRST_N) begin if(!iRST_N) begin SCLK = 1。d1。 else if (SD_COUNTER 639。 else if(I2C_EN) begin if (GO == 0 || END == 1) SD_COUNTER = 639。always (posedge iCLK or negedge iRST_N)begin if (!iRST_N) SD_COUNTER = 639。 reg ACKR1, ACKR2, ACKR3。bz。 wire SDO = WR ? SDO1 : SDO2。b0 : 139。amp。b1。wire SDO1 = ((SD_COUNTER == 13 || SD_COUNTER == 14)|| (SD_COUNTER == 24 || SD_COUNTER == 25) || (SD_COUNTER == 35 || SD_COUNTER == 36)) ? 139。 SD_COUNTER =51 || SD_COUNTER == 53))) ? I2C_CLK : SCLK。 SD_COUNTER =40 || SD_COUNTER == 42) || (SD_COUNTER = 44 amp。 SD_COUNTER =23 || SD_COUNTER == 25) || (SD_COUNTER = 33 amp。 SD_COUNTER =12 || SD_COUNTER == 14) || (SD_COUNTER = 16 amp。 ((SD_COUNTER = 5 amp。wire I2C_SCLK2 = (GO == 1 amp。amp。amp。amp。amp。 reg [5:0] SD_COUNTER。reg I2C_BIT。嵌入式內(nèi)核Nios II的使用，解決了其他系統(tǒng)實(shí)時(shí)圖像顯示的體積與速度問(wèn)題，擴(kuò)展了應(yīng)用范圍。測(cè)試結(jié)果基本達(dá)到預(yù)期。（2） 由于嵌入式內(nèi)核時(shí)鐘頻率相對(duì)于攝像頭的大量數(shù)據(jù)來(lái)說(shuō)速度還是難以做到攝像頭采集的每副圖像都能完全顯示，所以在設(shè)計(jì)中采用隔場(chǎng)采集處理的方式，這樣避免SDRAM中數(shù)據(jù)過(guò)多以至于被填滿的情況，也解決了嵌入式內(nèi)核采集的出現(xiàn)的卡屏的情況。 VGA工作時(shí)序?qū)τ谄胀ǖ腣GA顯示器，主要包含5個(gè)信號(hào)：l R、G、B：三基色信號(hào)l HS: 行同步信號(hào)l VS：場(chǎng)同步信號(hào) VGA行掃描時(shí)序 VGA場(chǎng)掃描時(shí)序 行掃描時(shí)序時(shí)間（單位：像素，即輸出一個(gè)像素Pixel的時(shí)間間隔）行同步頭行圖像行周期對(duì)應(yīng)位置TfTaTbTcTdTeTg時(shí)間 Pixels8964086408800 場(chǎng)掃描時(shí)序時(shí)間（單位：行，即輸出一行Line的時(shí)間間隔）場(chǎng)同步頭場(chǎng)圖像場(chǎng)周期對(duì)應(yīng)位置TfTaTbTcTdTeTg時(shí)間 Lines222584808525系統(tǒng)原理圖系統(tǒng)PCB圖4 系統(tǒng)軟件設(shè)計(jì) 系統(tǒng)軟件總設(shè)計(jì)模塊如圖所示，在 pll 中建立PLL鎖相環(huán)對(duì)時(shí)鐘倍頻、分頻產(chǎn)生系統(tǒng)各模塊所需時(shí)鐘與系統(tǒng)復(fù)位信號(hào)，ov7670data_receive 模塊負(fù)責(zé)OV7670攝像頭的初始化與圖像數(shù)據(jù)的采集， 模塊配合Nios II負(fù)責(zé)對(duì)ov7670data_receive 采集的圖像數(shù)據(jù)的緩存，以防止數(shù)據(jù)時(shí)鐘不匹配而出現(xiàn)數(shù)據(jù)紊亂，而 模塊主要負(fù)責(zé)產(chǎn)生讀取 中的數(shù)據(jù)域?qū)崿F(xiàn)數(shù)據(jù)的VGA顯示產(chǎn)生相應(yīng)的RGB數(shù)據(jù)與行、場(chǎng)同步信號(hào)，再將采集數(shù)據(jù)送到Nios II中，在Nios II中用Verilog語(yǔ)言驅(qū)動(dòng)TFT液晶，實(shí)現(xiàn)圖像數(shù)據(jù)的顯示。常見(jiàn)的彩色顯示器，一般由 CRT (陰極射線管)構(gòu)成，彩色是由 R、G、B三原色按不同比例組成。下面就VGA相關(guān)的工作原理及時(shí)序要求進(jìn)行簡(jiǎn)單介紹。Graphics但是對(duì)于控制時(shí)間要求較嚴(yán)格、響應(yīng)速度要求較快的系統(tǒng)，就需要精心編制程序，必要時(shí)采用一些特殊功能，以減少因掃描周期造成的響應(yīng)滯后等不良影響。這是因?yàn)檩斎氩蓸觾H在輸入刷新階段進(jìn)行，PLC在一個(gè)工作周期的大部分時(shí)間里實(shí)際上是外設(shè)隔離的。反之，若在本次刷新之后輸入變量才發(fā)生變化，則本次掃描輸出不變，而要到下一次掃描的I/O刷新期間輸出才會(huì)發(fā)生變化。由于每一個(gè)掃描周期只進(jìn)行一次I/O刷新，即每一個(gè)掃描周期PLC只對(duì)輸入、輸出狀態(tài)寄存器更新一次，故使系統(tǒng)存在輸入、輸出滯后現(xiàn)象，這在一定程度上降低了系統(tǒng)的響應(yīng)速度。顯然掃描周期的長(zhǎng)短主要取決與程序的長(zhǎng)短。 程序執(zhí)行階段在程序執(zhí)行階段，根據(jù)用戶輸入的控制程序，從第一條開(kāi)始逐條執(zhí)行，并將相應(yīng)的邏輯運(yùn)算結(jié)果存入對(duì)應(yīng)的內(nèi)部輔助寄存器和輸出狀態(tài)寄存器。 PLC的掃描全過(guò)程 輸入刷新階段在輸入刷新階段，CPU掃描全部輸入端口，讀取其狀態(tài)并寫(xiě)入輸入狀態(tài)寄存器。 PLC的基本工作原理PLC采用的是循環(huán)掃描工作方式。★ 應(yīng)各種外部設(shè)備的工作請(qǐng)求?！?按用戶程序存儲(chǔ)器中存放的先后順序逐條讀取指令，進(jìn)行編譯解釋后，按指令規(guī)定的任務(wù)完成各種運(yùn)算和操作。他的重要功能如下： ★ 診斷PLC電源、內(nèi)部電路的工作狀態(tài)及編制程序中的語(yǔ)法錯(cuò)誤。運(yùn)算器也稱為算術(shù)邏輯單元，它的功能就是進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算。對(duì)第一個(gè)問(wèn)題，首先要對(duì)控制任務(wù)進(jìn)行詳細(xì)的分析，把所有的I/O點(diǎn)找出來(lái)，包括開(kāi)關(guān)量I/O和模擬量I/O以及輸出是用繼電器還是晶體管或是可控硅型。 PLC的選型與工作原理當(dāng)某一個(gè)控制任務(wù)決定由PLC來(lái)完成后，選擇PLC就成為最重要的事情。而且SOPC Builder還提供標(biāo)準(zhǔn)的接口方式，以便用戶將外圍電路做成Nios II嵌入式內(nèi)核可以添加的外設(shè)模塊?？梢允褂肁ltera提供的開(kāi)發(fā)工具SOPC Builder，在FPGA器件上創(chuàng)建軟硬件開(kāi)發(fā)的基礎(chǔ)平臺(tái)，即用SOPC Builder創(chuàng)建嵌入式內(nèi)核CPU和參數(shù)化的接口總線Avalon。OV7670與FPGA硬件連接如圖所示。通過(guò)SCCB總線控制內(nèi)部寄存器，可以是OV7670輸出整幀、子采樣、取窗口等方式的各種分辨率的圖像數(shù)據(jù)。Cyclone II系列FPGA參數(shù)對(duì)比器件EP2C5EP2C8EP2C15EP2C20EP2C35EP2C50EP2C70邏輯單元460882561444818752332165052868416M4K RAM塊26365252105129250總比特?cái)?shù)1198081658882396162396164838405944321152000嵌入式乘法器131826263586150PLL個(gè)數(shù)2244444最多用戶I/O管腳158182315315475450622 圖像采集模塊選擇 圖像采集采用OV7670圖像傳感器，OV7670圖像傳感器體積小、工作電壓低。(3)豐富的硬件乘法器，適應(yīng)圖像處理算法的需要。 Cyclone II器件采用90nm工藝制造，它延續(xù)Cyclone的低成本定位，在邏輯容量、PLL、乘法器和I/O數(shù)量上都比Cyclone有了較大提高，應(yīng)用Cyclone II進(jìn)行圖像處理開(kāi)發(fā)有如下優(yōu)點(diǎn)：（1）低成本高性能，適應(yīng)圖像處理要求較高的需要。配置完成后，OV7670將采集到的圖像數(shù)據(jù)輸出格式轉(zhuǎn)換為標(biāo)準(zhǔn)的圖像數(shù)據(jù)及圖像時(shí)鐘送入FPGA進(jìn)行處理，并將處理后的圖像數(shù)據(jù)通過(guò)FIFO模塊暫時(shí)存儲(chǔ)在SDRAM中進(jìn)行緩沖，同時(shí)Nios II模塊讀取存放在SDRAM中的圖像數(shù)據(jù)，按照TFT液晶顯示的時(shí)序、數(shù)據(jù)要求將圖像數(shù)據(jù)送到TFT彩色液晶顯示屏上顯示。： 系統(tǒng)主要分為：圖像采集模塊、PLL鎖相環(huán)時(shí)鐘管理模塊、I2C總線模塊、FIFO圖像數(shù)據(jù)處理模塊、Nios II 顯示控制模塊。當(dāng)圖像達(dá)到最佳狀態(tài)時(shí)，系統(tǒng)等待外部命令，如繼續(xù)采集，則同上，如果此時(shí)不再采集而按下退出按鈕，系統(tǒng)則要進(jìn)行退出操作，并提示你是否保存所采集的圖像，完成此次操作。圖像采例集系統(tǒng)的基本功能就是對(duì)圖像進(jìn)行采集，并進(jìn)行簡(jiǎn)單的處理。 圖像采集系統(tǒng)的基本功能在進(jìn)行上、下位機(jī)程序編寫(xiě)之前，首先要做的工作是確定圖像采集系統(tǒng)本身所具備的功能及在進(jìn)行某種操作后所具有的狀態(tài)。：u VGA時(shí)序控制不正確，無(wú)法正常顯示相應(yīng)的圖形u VGA硬件接口電路PCB設(shè)計(jì)不能實(shí)現(xiàn)其功能u FPGA內(nèi)部ROM存儲(chǔ)空間太小，不能存儲(chǔ)大容量的圖片數(shù)據(jù) 擬解決的主要問(wèn)題和預(yù)期的結(jié)果u VGA時(shí)序控制問(wèn)題 u PROTEL繪制VGA電阻分壓網(wǎng)絡(luò)電路設(shè)計(jì)問(wèn)題u 調(diào)試VHDL程序代碼常見(jiàn)錯(cuò)誤通過(guò)完成整個(gè)系統(tǒng)的電路設(shè)計(jì)，實(shí)現(xiàn)各個(gè)功能模塊和頂層設(shè)計(jì)電路，能在顯示器上正確看到橫豎彩條、棋盤(pán)格圖形和圖片顯示等效果。 選題研究的方法與主要內(nèi)容 通過(guò)查閱資料，學(xué)習(xí)VGA工作原理和控制方法，掌握EDA技術(shù)應(yīng)用基本技巧，運(yùn)用FPGA為設(shè)計(jì)實(shí)現(xiàn)的處理器，完成VHDL對(duì)各個(gè)模塊的功能描述，在實(shí)驗(yàn)平臺(tái)上完成整個(gè)系統(tǒng)設(shè)計(jì)實(shí)現(xiàn)。對(duì)VGA而言，其主要應(yīng)用在工業(yè)控制領(lǐng)域，通過(guò)VGA接口實(shí)現(xiàn)將信息、圖像、文字等內(nèi)容顯示各種VGA顯示器上，為客戶提供一種完美的顯示界面，也是目前重要的顯示終端。VGA作為一種標(biāo)準(zhǔn)的顯示接口，在視頻和計(jì)算機(jī)領(lǐng)域得到了廣泛的應(yīng)用。可編程邏輯器件的出現(xiàn)，大大改變了傳統(tǒng)數(shù)字系統(tǒng)設(shè)計(jì)方法，簡(jiǎn)化了硬件系統(tǒng)、降低成本、提高系統(tǒng)的可靠性、靈活性。之所以有這樣的廣泛應(yīng)用，主要得益于可編程邏輯器件的長(zhǎng)足發(fā)展和日益成熟，可編程邏輯器件（Programmable Logic Device, PLD）是一種半定制集成電路，在其內(nèi)部集成了大量的門和觸發(fā)器等基本邏輯單元電路，通過(guò)用戶編程來(lái)改變PLD內(nèi)部電路的邏輯關(guān)系或連線，從而得到所需要的電路設(shè)計(jì)功能。 5)在NIOS II IDE環(huán)境下用Verilog HDL語(yǔ)言編寫(xiě)圖像傳感器控制、圖像采集、SRAM讀寫(xiě)控制、圖像顯示等程序,實(shí)現(xiàn)完整的圖像采集系統(tǒng)功能。 3)利用SOPC Builder完成NIOS處理器軟核及其外設(shè)的創(chuàng)建和配置。主要工作如下: 1)分析圖像采集和圖像處理的原理和特點(diǎn),設(shè)計(jì)硬件電路的原理圖,完成系統(tǒng)PCB板圖的設(shè)計(jì)。四川師范大學(xué)成都學(xué)院EDA實(shí)訓(xùn)報(bào)告書(shū) 基于FPGA的圖像采集系統(tǒng)設(shè)計(jì)前言 隨著科技社會(huì)的發(fā)展,圖像采集系統(tǒng)在日常生活、工業(yè)生產(chǎn)、國(guó)家安全等眾多領(lǐng)域得到廣泛的應(yīng)用,具有廣闊的應(yīng)用前景和研究?jī)r(jià)值。采用FPGA進(jìn)行設(shè)計(jì)的圖像采集系統(tǒng)有良好的擴(kuò)展性能和相對(duì)穩(wěn)定的硬件結(jié)構(gòu)。 2)針對(duì)FPGA進(jìn)行內(nèi)部功能模塊的劃分,使用Verilog HDL硬件描述語(yǔ)言進(jìn)行設(shè)計(jì)。 4)根據(jù)FPGA內(nèi)部硬件電路的特點(diǎn),選擇適合FPGA的算法,并對(duì)算法進(jìn)行優(yōu)化。 1課題分析 選題背景（含國(guó)內(nèi)外相關(guān)研究綜述及評(píng)價(jià)）與意義EDA技術(shù)的發(fā)展和應(yīng)用普及性越來(lái)越高，已經(jīng)涉及到現(xiàn)代電子產(chǎn)品設(shè)計(jì)的各個(gè)系統(tǒng)、各個(gè)領(lǐng)域中。這種新型邏輯器件，不僅速度快、集成度高，能夠完成用戶定義的邏輯功能，還可以加密和重新定義編程，其允許編程次數(shù)可以達(dá)到上萬(wàn)次。因此，自20世紀(jì)70年代問(wèn)世以后，PLD受到廣大工程師的青睞，被廣泛應(yīng)用于工業(yè)控制、通信設(shè)備、儀器儀表和醫(yī)療電子儀器等眾多領(lǐng)域，為EDA技術(shù)開(kāi)創(chuàng)了廣闊的發(fā)展空間。VGA圖像信號(hào)發(fā)生器是電視臺(tái)、電視機(jī)生產(chǎn)企業(yè)、電視維修人員常用的儀器，其主要功能就是產(chǎn)生標(biāo)準(zhǔn)的圖像測(cè)試信號(hào)。本次實(shí)驗(yàn)設(shè)計(jì)主要是基于FPGA芯片為處理器，利用硬件描述語(yǔ)言完成VGA的時(shí)序控制，并利用相應(yīng)的實(shí)驗(yàn)平臺(tái)，進(jìn)行設(shè)計(jì)驗(yàn)證，基本實(shí)現(xiàn)了VGA的彩條信號(hào)和圖像顯示效果，達(dá)到了整個(gè)設(shè)計(jì)目標(biāo)和要求。u 根據(jù)設(shè)計(jì)任務(wù)，制定實(shí)現(xiàn)方案u 應(yīng)用VHDL完成對(duì)系統(tǒng)中各個(gè)功能模塊的描述u 完成頂層設(shè)計(jì)文件，并調(diào)試仿真系統(tǒng)u 下載程序代碼到FPGA，在實(shí)驗(yàn)平臺(tái)上驗(yàn)證VGA是否正常顯示撰寫(xiě)設(shè)計(jì)報(bào)告書(shū) 研究條件和可能存在的問(wèn)題