【正文】 無中斷請(qǐng)求、進(jìn)入下一條指令的執(zhí)行過程 (一) 指令格式1. 指令的基本格式,操作結(jié)果的去向及所執(zhí)行的操作,一條指令必須包含下列信息: (1)操作碼,具體說明了操作的性質(zhì)及功能. (2)操作數(shù)的地址. (3)操作結(jié)果的存儲(chǔ)地址. (4)下一條指令的地址. 從上述分析可知,一條指令實(shí)際上包括兩種信息即操作碼和地址碼.操作碼(operation code)用來表示該指令所要完成的操作(如加,減,乘,除,數(shù)據(jù)傳送等),則該機(jī)器最多包含27=128條指令.地址碼用來描述該指令的操作對(duì)象,或直接給出操作數(shù)或指出操作數(shù)的存儲(chǔ)器地址或寄存器地址(即寄存器名).操作碼的長(zhǎng)度不固定會(huì)增加指令譯碼和分析難度,使控制器的設(shè)計(jì)復(fù)雜.操作碼尋址地址形式地址A形式地址 指令字中的地址有效地址 操作數(shù)的真實(shí)地址約定 指令字長(zhǎng)=存儲(chǔ)字長(zhǎng)=機(jī)器字長(zhǎng)2. 定長(zhǎng)操作碼指令格式1)零地址指令OP格式: OP——操作碼指令中只有操作碼,:(1)無需任何操作數(shù),如空操作指令,停機(jī)指令等.(2),所需的操作數(shù)默認(rèn)在堆棧中,由堆棧指針SP隱含指出, 8086的字符串處理指令,源,目的操作數(shù)分別默認(rèn)在源變址寄存器SI和目的變址寄存器DI所指定的存儲(chǔ)器單元中.2)一地址指令格式:OP——操作碼A——操作數(shù)的存儲(chǔ)器地址或寄存器名指令中只給出一個(gè)地址,該地址既是操作數(shù)的地址,減1和移位等單操作數(shù)指令均采用這種格式,對(duì)這一地址所指定的操作數(shù)執(zhí)行相應(yīng)的操作后,產(chǎn)生的結(jié)果又存回該地址中.在某些字長(zhǎng)較短的微型機(jī)中(如早期的Z80,Intel8080,MC6800等),大多數(shù)算術(shù)邏輯指令也采用這種格式,第一個(gè)源操作數(shù)由地址碼A給出,第二個(gè)源操作數(shù)在一個(gè)默認(rèn)的寄存器中,運(yùn)算結(jié)果仍送回到這個(gè)寄存器中,替換了原寄存器內(nèi)容,通常把這個(gè)寄存器稱累加器.3)二地址指令格式:OP——操作碼 A1——第一個(gè)源操作數(shù)的存儲(chǔ)器地址或寄存器地址. A2——第二個(gè)源操作數(shù)和存放操作結(jié)果的存儲(chǔ)器地址或寄存器地址.這是最常見的指令格式,兩個(gè)地址指出兩個(gè)源操作數(shù)地址,將結(jié)果存入目的地址,在本例中即為A2指定的地址4)三地址指令格式:OP——操作碼 A1——第一個(gè)源操作數(shù)的存儲(chǔ)器地址或寄存器地址 A2——第二個(gè)源操作數(shù)的存儲(chǔ)器地址或寄存器地址 A3——操作結(jié)果的存儲(chǔ)器地址或寄存器地址其操作是對(duì)A1,A2指出的兩個(gè)源操作數(shù)進(jìn)行操作碼(OP)所指定的操作,結(jié)果存入A3中.6)多地址指令在某些性能較好的大,中型機(jī)甚至高檔小型機(jī)中,往往設(shè)置一些功能很強(qiáng)的,用于處理成批數(shù)據(jù)的指令,如字符串處理指令,向量,矩陣運(yùn)算指令等.為了描述一批數(shù)據(jù),指令中需要多個(gè)地址來指出數(shù)據(jù)存放的首地址,長(zhǎng)度和下標(biāo)等信息3. 擴(kuò)展操作碼指令格式設(shè)某機(jī)器的指令長(zhǎng)度為16位,包括4位基本操作碼字段和三個(gè)4位地址字段,其格式下: OP(4)A1(4)A2(4)A3(4)4位基本操作碼有16個(gè)碼點(diǎn)(即有16種組合),若全部用于表示三地址指令,若三地址指令僅需15條,兩地址指令需15條,一地址指令需15條,零地址指令需16條,共61條指令,應(yīng)如何安排操作碼？顯然,只有4位基本操作碼是不夠的,必須將操作碼的長(zhǎng)度向地址碼字段擴(kuò)展才行.一種可供擴(kuò)展的方法和步驟如下:(1)15條三地址指令的操作碼由4位基本操作碼從0000～1110給出,剩下一個(gè)碼點(diǎn)1111用于把操作碼擴(kuò)展到A1,即4位擴(kuò)展到8位。容量越大,位價(jià)越低,容量大,:存儲(chǔ)系統(tǒng)層次結(jié)構(gòu)主要體現(xiàn)在緩存主存輔存這兩個(gè)存儲(chǔ)層次上,如下圖所示:緩存主存層次主要解決CPU和主存速度不匹配的問題 主存輔存層次主要解決存儲(chǔ)系統(tǒng)的容量問題從CPU角度來看緩存主存層次的速度接近于緩存,高于主存；其容量和價(jià)位卻接近于主存,這就從速度和成本的矛盾中獲得了理想的解決辦法.主存輔存層次從整體分析,其速度接近于主存,容量接近于輔存,平均價(jià)位也接近于低速的、廉價(jià)的存儲(chǔ)價(jià)位,這又解決了速度、容量、成本這三者之間的矛盾.現(xiàn)代計(jì)算機(jī)系統(tǒng)幾乎都具有這兩個(gè)存儲(chǔ)層次,構(gòu)成了緩存、主存、輔存三級(jí)存儲(chǔ)系統(tǒng). (三) 半導(dǎo)體隨機(jī)存取存儲(chǔ)器1. SRAM存儲(chǔ)器的工作原理,即一個(gè)存儲(chǔ)單元存儲(chǔ)一位信息0或1.靜態(tài)存儲(chǔ)單元保存的信息比較穩(wěn)定,信息為非破壞性讀出,故不需要重寫或者刷新操作。() 為規(guī)格化數(shù)符號(hào)位255不等于0NaN(非數(shù)值)符號(hào)位2550無窮大0 有了精確的表示,可以采用非規(guī)格化數(shù)表示,不是1.2. 浮點(diǎn)數(shù)的加/減運(yùn)算加減法執(zhí)行下述五步完成運(yùn)算:1)“對(duì)階”操作 比較兩浮點(diǎn)數(shù)階碼的大小,求出其差ΔE,保留其大值E,E=max(Ex, Ey).當(dāng)ΔE≠0時(shí),將階碼小的尾數(shù)右移ΔE位,并將其階碼加上ΔE,使兩數(shù)的階碼值相等.2)尾數(shù)加減運(yùn)算 執(zhí)行對(duì)階之后,兩尾數(shù)進(jìn)行加減操作.3)規(guī)格化操作 規(guī)格化的目的是使得尾數(shù)部分的絕對(duì)值盡可能以最大值的形式出現(xiàn).4)舍入 在執(zhí)行右規(guī)或者對(duì)階時(shí),尾數(shù)的低位會(huì)被移掉,使數(shù)值的精度受到影響,常用“0”舍“1”,在尾數(shù)的末尾加1,如果加1后又使得尾數(shù)溢 出,則要再進(jìn)行一次右規(guī).5)檢查階碼是否溢出 ,若階碼正常,加/,則設(shè)置機(jī)器運(yùn)算結(jié)果為機(jī)器零,若上溢,則設(shè)置溢出標(biāo)志.定點(diǎn)數(shù)和浮點(diǎn)數(shù)可從如下幾個(gè)方面進(jìn)行比較①當(dāng)浮點(diǎn)機(jī)和定點(diǎn)機(jī)中的位數(shù)相同時(shí),浮點(diǎn)數(shù)的表示范圍比定點(diǎn)數(shù)大得多②當(dāng)浮點(diǎn)數(shù)位規(guī)格化數(shù)時(shí),其相對(duì)絕對(duì)遠(yuǎn)比定點(diǎn)數(shù)高③浮點(diǎn)數(shù)運(yùn)算要分階碼部分和尾數(shù)部分,而且運(yùn)算結(jié)果都要求規(guī)格化,故浮點(diǎn)運(yùn)算步驟比定點(diǎn)運(yùn)算的步驟多,運(yùn)算速度比定點(diǎn)運(yùn)算的低,運(yùn)算線路比定點(diǎn)運(yùn)算的復(fù)雜④在溢出的判斷方法上,浮點(diǎn)數(shù)是對(duì)規(guī)格化的階碼進(jìn)行判斷,而定點(diǎn)數(shù)是對(duì)數(shù)值本身進(jìn)行判斷總之,浮點(diǎn)數(shù)在數(shù)的表示范圍,數(shù)的精度,溢出處理和程序編程方面(不取比例因子)(四) 算術(shù)邏輯單元ALU1. 串行加法器和并行加法器1)串行進(jìn)位加法器并行加法器可以同時(shí)對(duì)數(shù)據(jù)的各位進(jìn)行相加,由于進(jìn)位是逐位形成,低位運(yùn)算所產(chǎn)生的進(jìn)位會(huì)影響高位的運(yùn)算結(jié)果.串行進(jìn)位(也稱波形進(jìn)位)加法器,邏輯電路比較簡(jiǎn)單,但是最高位的加法運(yùn)算,一定要等到所有低位的加法完成之后才能進(jìn)行,低位的進(jìn)位要逐步的傳遞到高位,逐級(jí)產(chǎn)生進(jìn)位,因此運(yùn)算速度比較慢.2)并行進(jìn)位加法器為了提高運(yùn)算速度,減少延遲時(shí)間,可以采用并行進(jìn)位法,也叫提前進(jìn)位或先行進(jìn)位.全加器中,輸入Ai ,Bi,Ci1,輸出:Si = Ai Bi Ci1+Ai Bi Ci1+Ai Bi Ci1+Ai Bi Ci1Ci = Ai Bi Ci1+Ai Bi Ci1+Ai Bi Ci1+Ai Bi Ci1 = Ai Bi + (Ai+Bi)Ci1進(jìn)位產(chǎn)生函數(shù):Gi = Ai Bi進(jìn)位傳遞函數(shù):Pi = Ai+BiCi = Gi + Pi Ci1C4 = G4 + P4G3 + P4P3G2 + P4P3P2G1 + P4P3P2P1C0并行進(jìn)位加法器的運(yùn)算速度很快,形成最高進(jìn)位輸出的延遲時(shí)間很短,往往將加法器分成若干組,在組內(nèi)采用并行進(jìn)位,組間則采用串行進(jìn)位或并行進(jìn)位,由此形成多種進(jìn)位結(jié)構(gòu).(1)單級(jí)先行進(jìn)位單級(jí)先行進(jìn)位方式將n位字長(zhǎng)分為若干組,每組內(nèi)采用并行進(jìn)位方式,組與組之間冊(cè)采用串行進(jìn)位方式.(2)多級(jí)先行進(jìn)位多級(jí)先行進(jìn)位在組內(nèi)和組間都采用先行進(jìn)位方式.16位單級(jí)先行進(jìn)位加法器2. 算術(shù)邏輯單元ALU的功能和機(jī)構(gòu)ALU部件是運(yùn)算器中的主要組成部分,又稱多功能函數(shù)發(fā)生器,主要用于完成各種算術(shù)運(yùn)算和邏輯運(yùn)算.ALU的算術(shù)運(yùn)算部件包含加法器,減法器,乘法器,除法器,增量器(+1),減量器(1),BCD碼運(yùn)算器等組件.ALU的主要工作是根據(jù)CPU指令要求執(zhí)行各種指定運(yùn)算,如加法,減法,乘法,除法,比較,邏輯移位等操作.通用寄存器組是一組存取速度最快的存儲(chǔ)器,也不需要運(yùn)行總線周期,有些指令還要求將操作數(shù)存放在專用的寄存器中.專用寄存器通常用于表示CPU所處于某種系統(tǒng)狀態(tài),ALU中有兩個(gè)重要的狀態(tài)寄存器:指令指針寄存器IP(即程序計(jì)數(shù)器PC)和標(biāo)志寄存器FLAGS.三, 存儲(chǔ)器層次機(jī)構(gòu)(一) 存儲(chǔ)器的分類提高存儲(chǔ)器帶寬縮短儲(chǔ)存周期增加存儲(chǔ)字長(zhǎng),使每個(gè)周期可讀/寫更多的二進(jìn)制數(shù)增加存儲(chǔ)體內(nèi)存地址線n,數(shù)據(jù)線數(shù)k芯片的容量為2kk位20位的地址可以訪問1MB的存儲(chǔ)空間,32位的地址可以訪問4GB的內(nèi)存空間,64位可以訪問1800萬TB靜態(tài)RAM和動(dòng)態(tài)RAM之間的比較。() 為非規(guī)格化數(shù)符號(hào)位1到254之間(1)S浮點(diǎn)數(shù)是指小數(shù)點(diǎn)位置可浮動(dòng)的數(shù)據(jù),通常以下式表示: N=MRE其中,N為浮點(diǎn)數(shù),M(Mantissa)為尾數(shù)(可正可負(fù)),E(Exponent)為階碼(可正可負(fù)),R(Radix)稱為“階的基數(shù)(底)”,而且R為一常數(shù),一般為2,所有數(shù)據(jù)的R都是相同的,浮點(diǎn)數(shù)的機(jī)內(nèi)表示一般采用以下形式:浮點(diǎn)數(shù)的機(jī)內(nèi)表示一般采用以下形式:MsEM 1位 n+1位 m位Ms是尾數(shù)的符號(hào)位,設(shè)置在最高位上.E為階碼(移碼),有n+1位,一般為整數(shù),其中有一位符號(hào)位,設(shè)置在E的最高位上,用來表正階或負(fù)階.M為尾數(shù)(原碼),有m位,=0,表示正號(hào),Ms=1,:當(dāng)R＝2,且尾數(shù)值不為0時(shí),其絕對(duì)值大于或等于(),通過將尾數(shù)左移或右移,并修改階碼值使之滿足規(guī)格化要求.浮點(diǎn)數(shù)的表示范圍以通式N=MRE設(shè)浮點(diǎn)數(shù)階碼的數(shù)值位取m位,尾數(shù)的數(shù)值位取n位2)IEEE754標(biāo)準(zhǔn)(Institute of Electrical and Electronics Engineers美國(guó)電氣和電子工程協(xié)會(huì))S階碼(含階符)尾 數(shù)數(shù)符 小數(shù)點(diǎn)位置根據(jù)IEEE 754國(guó)際標(biāo)準(zhǔn),常用的浮點(diǎn)數(shù)有三種格式:符號(hào)位S階碼尾數(shù)總位數(shù)短實(shí)數(shù)182332長(zhǎng)實(shí)數(shù)1115264臨時(shí)實(shí)數(shù)1156480單精度格式32位,階碼為8位,處在最高位.由于IEEE754標(biāo)準(zhǔn)約定在小數(shù)點(diǎn)左部有一位隱含位, .例如,…0,…,可省去. 階碼部分采用移碼表示,移碼值127,1到254經(jīng)移碼為126到+127.S(1位)E(8位)M(23位)N(共32位)符號(hào)位000符號(hào)位0不等于0(1)S若兩數(shù)異號(hào),否則,商上0,該商為結(jié)果的符號(hào)位.2〉,將除數(shù)左移一位后減去除數(shù)。如果結(jié)果為負(fù),上商為0,再將除數(shù)加到余數(shù)中,.2加減交替法當(dāng)余數(shù)為正時(shí),商上1,求下一位商的辦法,余數(shù)左移一位,再減去除數(shù)。(2) Yn+1 ,Yn =1( Yn+1 Yn =10) ,部分積加[X]補(bǔ),右移1位。(Y1 Y2 …Yn)符號(hào)∣表示把符號(hào)位和數(shù)值鄰接起來. 原碼兩位乘和原碼一位乘比較原碼一位乘原碼兩位乘符號(hào)位操作數(shù)絕對(duì)值絕對(duì)值的補(bǔ)碼移位邏輯右移算術(shù)右移移位次數(shù)n最多加法次數(shù)n2定點(diǎn)補(bǔ)碼一位乘法有的機(jī)器為方便加減法運(yùn)算,: [XY]原=[X]原對(duì)原碼表示的兩個(gè)操作數(shù)進(jìn)行加減運(yùn)算時(shí),計(jì)算機(jī)的實(shí)際操作是加還是減,不僅取決指令中的操作碼,.例如,加法指令指示做(＋A)＋(－B)由于一操作數(shù)為負(fù),實(shí)際操作是做減法(＋A)(+B),在減法指令中指示做(＋A)－(－B)實(shí)際操作做加法(＋A)＋(＋B),相應(yīng)地需要由復(fù)雜的硬件邏輯才能實(shí)現(xiàn),因此在計(jì)算機(jī)中很少被采用.3)補(bǔ)碼定點(diǎn)數(shù)的加/減運(yùn)算。邏輯移位:無符號(hào)數(shù)移位。當(dāng)真值為負(fù)時(shí),原碼,補(bǔ)碼和反碼的表示形式不同,其它符號(hào)位都用“1”表示,而數(shù)值部分有這樣的關(guān)系,即補(bǔ)碼是原碼的“求反加1”,反碼是原碼的“每位求反”.2. 定點(diǎn)數(shù)的運(yùn)算1)定點(diǎn)數(shù)的位移運(yùn)算左移,絕對(duì)值擴(kuò)大?！?”(對(duì)于小數(shù))或“,”(對(duì)于整數(shù))隔開G(x)]+[R(x)+R(x)] =Q(x)xr+R(x)=[Q(x)由4位二進(jìn)制數(shù)組成1位十六進(jìn)制數(shù).對(duì)一個(gè)兼有整數(shù)和小數(shù)部分的數(shù)以小數(shù)點(diǎn)為界,小數(shù)點(diǎn)前后的數(shù)分別分組進(jìn)行處理,不足的位數(shù)用0補(bǔ)足.對(duì)整數(shù)部分將0補(bǔ)在數(shù)的左側(cè),.2. 真值和機(jī)器數(shù)真值:數(shù)據(jù)的數(shù)值通常以正(+)負(fù)()號(hào)后跟絕對(duì)值來表示,稱之為“真值”. 機(jī)器數(shù):在計(jì)算機(jī)中正負(fù)號(hào)也需要數(shù)字化,一般用0表示正號(hào),.3. BCD碼(Binary Coded Decimal以二進(jìn)制編碼的十進(jìn)制碼),從中選出10種來表示十進(jìn)制數(shù)位的0～9,用0000,0001,…,1001分別表示0,1,…,9,每個(gè)數(shù)位內(nèi)部滿足二進(jìn)制規(guī)則,而數(shù)位之間滿足十進(jìn)制規(guī)則,故稱這種編碼為“以二進(jìn)制編碼的十進(jìn)制(binary coded decima1,簡(jiǎn)稱BCD)碼”.在計(jì)算機(jī)內(nèi)部實(shí)現(xiàn)BCD碼算術(shù)運(yùn)算,要對(duì)運(yùn)算結(jié)果進(jìn)行修正,對(duì)加法運(yùn)算的修正規(guī)則是: 如果兩個(gè)一位BCD碼相加之和小于或等于(1001)2,即(9)10,不需要修正。輸入設(shè)備用來將人們熟悉的信息轉(zhuǎn)換為機(jī)器識(shí)別的信息存儲(chǔ)器用來存放數(shù)據(jù)和程序:①計(jì)算機(jī)由運(yùn)算器,控制器,存儲(chǔ)器,輸入和輸出五部分組成②指令和數(shù)據(jù)以同等的地位存放于存儲(chǔ)器內(nèi),并可按地址尋訪③指令和數(shù)據(jù)均用二進(jìn)制數(shù)表示④指令由操作碼和地址碼組成,操作碼用來表示操作的性質(zhì),地址碼用來表示操作數(shù)在存儲(chǔ)器中的位