基于vhdl的單總線從機(jī)讀寫(xiě)控制器-文庫(kù)吧資料
2025-07-02 12:26本頁(yè)面
【正文】 狀態(tài)RESET=8. iscase7. )if(rst=39。4. then3. ifProcess。if。if。cp。n:=0。(n12000)22. 21. then20. ifcp12000:=0。0integer18. variable(clk1m)Process。clk1m=clk_temp。12. endend+1。=9. not0。count7. then=ifrising_edge(clk)3. ClkDivider:process2. 分頻程序，分到1MHz1. begin為時(shí)序而產(chǎn)生的1ms時(shí)鐘std_logic。8. signal:7. signal監(jiān)測(cè)總線上的數(shù)據(jù)std_logic:=39。clk_temp初始化狀態(tài)機(jī)STATE_TYPE:=RESET。5. signal狀態(tài)機(jī)/spanCMD_44,CMD_BE,WAIT800MS,GET_TMP,WAIT4MS)。style=whitespace:pre(RESET,CMD_CC,WRITE_BYTE,WRITE_LOW,WRITE_HIGH,READ_BIT,ds18B20Behavioral16. end數(shù)據(jù)輸出端0std_logic_vector(6:std_logic。:out12. LED2指示標(biāo)志，用來(lái)顯示程序進(jìn)行到哪一步out11. LEDin9. DQ數(shù)據(jù)輸出輸入端inout8. in7. port(clkis6. entity5. 3. useIEEE?？刂破鞑捎米鳛榛居?jì)時(shí)單位，可以保證的時(shí)序關(guān)系留有一定的緩沖余地。 控制器結(jié)構(gòu) 讀寫(xiě)時(shí)序的實(shí)現(xiàn)要求引腳驅(qū)動(dòng)必須是漏極開(kāi)路引腳，控制器用三態(tài)門(mén)與連接。讀寫(xiě)周期則由計(jì)數(shù)器的計(jì)數(shù)輸出值控制。當(dāng)時(shí)，控制器對(duì)執(zhí)行復(fù)位操作；當(dāng)時(shí)，控制器執(zhí)行寫(xiě)入操作；當(dāng)時(shí)，控制器執(zhí)行讀出操作。邏輯控制部分用于實(shí)現(xiàn)與的通信，其中為位雙向數(shù)據(jù)線，為啟動(dòng)信號(hào)，下降沿有效?，F(xiàn)以單總線只掛接一個(gè)讀取其中的溫度數(shù)據(jù)為例，說(shuō)明其工作過(guò)程如下：(1)、主機(jī)產(chǎn)生復(fù)位脈沖，返回響應(yīng)脈沖；(2)、主機(jī)寫(xiě)入（，跳過(guò)）命令，該命令為種操作命令之一；(3)、主機(jī)寫(xiě)入溫度轉(zhuǎn)換命令；(4)、主機(jī)再次產(chǎn)生復(fù)位脈沖，返回響應(yīng)脈沖；(5)、主機(jī)寫(xiě)入（，跳過(guò)）命令；(6)、主機(jī)寫(xiě)入讀暫存存儲(chǔ)器命令；(7)、讀暫存存儲(chǔ)器的溫度數(shù)據(jù)。這些信號(hào)除了存在脈沖之外，均由總線主機(jī)產(chǎn)生。從輸出的數(shù)據(jù)在讀時(shí)序的下降沿出現(xiàn)后內(nèi)有效。在總線控制器發(fā)出讀時(shí)序后，通過(guò)拉高或拉低總線上來(lái)傳輸或。所有讀時(shí)序必須最少，包括兩個(gè)讀周期間至少的恢復(fù)時(shí)間。因此，總線控制器在發(fā)出讀暫存器指令或讀電源模式指令后必須立刻開(kāi)始讀時(shí)序，可以提供請(qǐng)求信息?？偩€控制器初始化寫(xiě)時(shí)序后，在一個(gè)到的窗口內(nèi)對(duì)/線采樣。當(dāng)總線被釋放的時(shí)候，上拉電阻將拉高總線。當(dāng)總線控制器把數(shù)據(jù)線從邏輯高電平拉到低電平的時(shí)候，寫(xiě)時(shí)序開(kāi)始?？偩€控制器通過(guò)寫(xiě)時(shí)序?qū)戇壿嫷?，?xiě)時(shí)序?qū)戇壿嫷健?寫(xiě)時(shí)序的數(shù)據(jù)讀寫(xiě)是通過(guò)時(shí)序處理位來(lái)確認(rèn)信息交換的。當(dāng)探測(cè)到/ 引腳上的上升沿后，等待，然后發(fā)出一個(gè)由的低電平信號(hào)構(gòu)成的存在脈沖。在初始化序列期間，總線控制器拉低總線并保持以發(fā)出一個(gè)復(fù)位脈沖，然后釋放總線，進(jìn)入接受狀態(tài)。任何設(shè)備與間的通訊都需要以初始化序列開(kāi)始。閑置時(shí)信號(hào)線保持高電平，對(duì)的任何操作（如讀、寫(xiě)、復(fù)位等）都是由主機(jī)對(duì)信號(hào)線的電平由邏輯高電平拉至低電平開(kāi)始。這樣可以使工作在寄生電源模式下，不用額外的電源就可以實(shí)時(shí)采集位于多個(gè)地點(diǎn)的溫度信息。因此，可以很輕松地利用一個(gè)微處理器去控制很多分布在不同區(qū)域的，這一特性在環(huán)境控制、探測(cè)建筑物、儀器等溫度以及過(guò)程監(jiān)測(cè)和控制等方面都非常有用。 硬件原理圖如上圖所示，芯片通過(guò)達(dá)拉斯公司的單總線協(xié)議依靠一個(gè)單線端口通訊，當(dāng)全部器件經(jīng)由一個(gè)三態(tài)端口或者漏極開(kāi)路端口與總線連接時(shí)，控制線需要連接一個(gè)弱上拉電阻。所以，當(dāng)工作在寄生電源模式時(shí)，引腳必須接地。當(dāng)總線為高電平時(shí)，寄生電源由單總線通過(guò)引腳，此時(shí)可以從總線得到能量，并將得到的能量?jī)?chǔ)存到寄生電源儲(chǔ)能電容中，當(dāng)總線為低電平時(shí)釋放能量供給器件工作使用。第九個(gè)字節(jié)是冗余檢驗(yàn)字節(jié)。對(duì)應(yīng)的溫度計(jì)算規(guī)則為： 當(dāng)符號(hào)位時(shí)，直接將二進(jìn)制位轉(zhuǎn)換為十進(jìn)制；當(dāng)時(shí)，先將補(bǔ)碼變?yōu)樵a，再計(jì)算十進(jìn)制值。當(dāng)溫度轉(zhuǎn)換命令發(fā)布后，經(jīng)轉(zhuǎn)換所得的溫度值以二字節(jié)補(bǔ)碼形式存放在高速暫存存儲(chǔ)器的第和第個(gè)字節(jié)。高速暫存存儲(chǔ)器包含個(gè)連續(xù)的字節(jié)，存放測(cè)得的溫度的補(bǔ)碼、和的拷貝數(shù)據(jù)、計(jì)數(shù)器余值和校驗(yàn)等數(shù)據(jù)。光刻保存芯片的唯一的編碼。光刻的排列是：開(kāi)始位是產(chǎn)品類(lèi)型標(biāo)號(hào)，接著的 位是該自身的序列號(hào)，最后位是前面位的循環(huán)冗余校驗(yàn)碼，可由下式得到：。 TO92封裝 SO封裝 μSOP封裝主要由部分組成：光刻、溫度敏感器件、高速暫存存儲(chǔ)器和溫度報(bào)警觸發(fā)器、。 第2章DS18B20簡(jiǎn)
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1