【正文】 s II 設(shè)計流程圖 設(shè)計輸入是這次系統(tǒng)設(shè)計軟件部分的關(guān)鍵，對于 Quartus II軟件 ， 它 的工程由所有設(shè)計文件和與設(shè)計有關(guān)的設(shè)置組成。 17 第 3 章 軟件設(shè)計 第 3． 1 節(jié) Quartus II 及 VHDL 語言介紹 在本設(shè)計系統(tǒng)中， 軟件 的開發(fā)平臺是 ALTERA公司的 Quartus II， Quartus II提供了良好的多平臺設(shè)計環(huán)境，它可以輕易滿足系統(tǒng)特定的設(shè)計需要。 FPGA 主控制器核心板通過兩組排針與拓展電路板相連， 即連接對應(yīng)的 EP1K30TC1443 芯 片的 I/O 通信口與時鐘信號 ，進(jìn)行信號傳輸。 拓展電路板設(shè)計的硬件模塊包括電源、濾波電路、外部晶振、電阻分壓網(wǎng)絡(luò) D/A 轉(zhuǎn)換器、 ADV7123 視頻 D/A 轉(zhuǎn)換器以及 VGA 接口電路。 16 VGA 工業(yè)標(biāo)準(zhǔn)要求的頻率： 時鐘頻率 （ clock frequency） ： （ 像素輸出的頻率 ） 行頻 （ line frequency） ： 31469Hz 場頻 （ field frequency） ： （ 每秒圖像刷新頻率 ） 在本系統(tǒng)中，我們用 50MHz 的有源晶振作二分頻，得到 25MHz 的頻率給 FPGA提供時鐘信號， 因為 25MHz 約等于像素的輸出頻率，符合 VGA 顯示的工業(yè) 標(biāo)準(zhǔn) 要求。 場同步信號也同樣為低電平有效 。 當(dāng)掃描完所有行時 ， 用場同步信號進(jìn)行場同步 。 在實驗的驗證階段 可以僅利用 R、 G、 B 三 種基色的二元化值 (0和 1)的不同組合來驗證設(shè)計的正確性 。 對于 VGA顯示器 ， 其引出線共含 5個信號 ： R、 G、 B(3基色信號 )、 HS(行同步信號 )、VS(場同步信號 )。因此掃描控制信號不隨顯示畫面變化，便得掃描電路比較簡單。因此，掃描控制信號隨顯示內(nèi)容的不同而有所不同，這就使掃描電路比較復(fù)雜。 圖 顯示器成像原理圖 CRT顯示器可以采用多種掃描方式，主要包括隨機掃描和光 柵掃描。人們之所以能在 CRT熒光屏上看見所顯示的字符或圖形，是因為陰極射線管的電子槍發(fā)射的電子流經(jīng)過聚焦后形成電子束，轟擊熒光屏，使屏幕上涂的熒光粉發(fā)出可見光。 二、 VGA 顯示原理 CRT顯示器所用的顯示器件是陰極射線管。 VGA 是 Video Graphics Array (視頻圖形陣列 )的縮寫， VGA工業(yè)標(biāo)準(zhǔn)為 640Hz*480 Hz *60 Hz模式， 信號類型為模擬類型 ，顯示卡端的接 口為 15針插座 。對于兩種方案，我們可以根據(jù)要求以及實 際的需要選擇。 電阻分壓網(wǎng)絡(luò)是三路共 12 位的，其能表現(xiàn)出的色彩最 多為 122? 4K 色 ， ADV7123 視頻 D/A 轉(zhuǎn)換器為 三路共 30 位的 ， 其 每路基色信號 都 有 102 個色階 。它是一個最簡單的 D/A 轉(zhuǎn)換 系統(tǒng)，每路圖像信號只有 1 位，只存在 0 和 1 的取值，因此最多只顯示 8 種顏色，結(jié)構(gòu) 簡單，容易實現(xiàn)。 在點時鐘脈沖 Pclk的作用下 三個 10位的 R、 G、 B信號送入數(shù)據(jù)寄存器 ,而 后 送到 三 個 DAC模塊 ， 復(fù)合消隱信號和復(fù)合同步信號加到紅、綠、藍(lán)模擬信號送到輸出端。 /BLANK信號接邏輯高電平，使在每一個 CLOCK時鐘上升沿，都能鎖定 R0～ R G0～ G B0～ B9 三個 10位 數(shù)字信號 。/PSAVE為節(jié)能控制管腳引入 FPGA， 在調(diào)試時接邏輯高電平 ， 令不使能。 13 圖 VGA顯示終端接口設(shè)計電路 圖 本系統(tǒng)設(shè)計的輸入數(shù)據(jù)有 30位 圖像 數(shù)據(jù)信號， 兩位控制信號，一位時鐘信號。ADV7123有 3個獨立的 10位像素輸入端口，分別表示紅、綠、藍(lán) ， 5V電源， 考電壓，像素時鐘，還包括 /SYNC與 /BLANK信號， ADV7123產(chǎn)生的 RGB信號與RS343A、 RS170及大多數(shù)使用的高清晰度的電視系統(tǒng)產(chǎn)生的信號是兼容的， 與 TTL兼容信號輸入， 5V的 CMOS整體結(jié)構(gòu)，應(yīng)用領(lǐng)域 為 高質(zhì)量的電視系統(tǒng)，高質(zhì)量的彩色圖像系統(tǒng)。是專門為解決彩色圖像和包括高清晰度電視 （ HDTV） 的視頻系統(tǒng)而設(shè)計的芯片。 三、 ADV7123 視頻 D/A 轉(zhuǎn)換器 方案 二 采用 AD公司生產(chǎn) 的 D/A轉(zhuǎn)換芯片 ADV7123。每路數(shù)字信號都是 4 位的，由 FPGA 直接輸入。電阻分壓網(wǎng)絡(luò)的作用是模擬 D/A轉(zhuǎn)換器，下圖就是電阻分壓網(wǎng)絡(luò)的結(jié)構(gòu)原理圖： 圖 電阻分壓網(wǎng)絡(luò)原理圖 在圖中，我們可以看出，用電阻分壓網(wǎng)絡(luò)對信號進(jìn)行 D/A 轉(zhuǎn)換，其結(jié)構(gòu)是 比較 簡單的。 這個設(shè)計方案在實驗箱上已經(jīng)得到了實現(xiàn)。 D/A 轉(zhuǎn)換 電路從 FPGA 獲得 R、G、 B 三基色信號，根據(jù) R、 G、 B 信號的二元化值 0 和 1 的不同組合，顯示出黑、藍(lán)、綠、青、紅、品、黃、白八種顏色。 下圖為電源濾波部分的硬件電路圖： 圖 電源濾波原理圖 第 2． 4 節(jié) D/A轉(zhuǎn)換電路 模塊 由于 FPGA 中處理的信號為數(shù)字信號，而 我們這次設(shè)計的目標(biāo)是在 CRT 顯示器上完成對圖像的顯示控制 ，所以本系統(tǒng)中 D/A 轉(zhuǎn)換電路模塊 是必須的。 系統(tǒng)中其他外設(shè)的電源有 5V供電 和 ，這 樣 4個電壓可以滿足整個電路板的要求 。 在電路中， 由于涉及芯片的 參考電壓較多 ， FPGA的 I/O口電壓為 ，核心電壓為 ，以及一個內(nèi)部參考電平 ，所以我用到了 3個線型穩(wěn)壓器。 圖 引腳結(jié)構(gòu)為： 1 腳懸空， 2 腳接地， 3 腳輸出， 4 腳接電源 VCC 10 50MHz 的有源晶振可以方便的分頻出 25MHz 的頻率作為全局時鐘， 25MHz 是VGA 顯示的點掃描頻率，即是我們所需要的。 二、 外部時鐘 本系統(tǒng)需接一 個外部 晶振 作為時鐘信號，晶振的頻率 需要 在規(guī)定范圍內(nèi) 選擇，盡可能選擇符合程序要求，兼顧各芯片參數(shù)，能夠簡單的分頻出所需頻率的晶振。 在本次的基于 VHDL 的 VGA 顯示控制 模塊 設(shè)計中， 電阻分壓網(wǎng)絡(luò)共用 12 個 I/O 通信口， ADV7123 D/A 轉(zhuǎn)換器共用 30 個 I/O通信口，存儲器模塊共用 26 個 I/O 通信口 。每個 LAB 代表大約 96 個 可用邏輯門。 嵌入式陣列由一系列 EAB 組成，每個 EAB 提供 4096 位。先進(jìn)的處理功能和 低電壓要求，使得 ACEX1K 器件滿足廉價、高容量的應(yīng)用需要。這使得 ACEX1K 適合于復(fù)雜邏輯及存儲器功能，如數(shù)字信號處理、 數(shù)據(jù) 路徑管理、數(shù)據(jù)變換和微處理器等各種高性能通信應(yīng)用。ACEX1K 器件的特點是將查找表 LUT 和 EAB 相結(jié)合，提供了效率高而又廉價的結(jié)構(gòu)。因此，本設(shè)計選用 ALTERA 公司的 ACEX1K 系列芯片，此系列的產(chǎn)品不但具有高性能、 高密 度和非常大的靈活性，還具有改進(jìn)的結(jié)構(gòu)、先進(jìn)的處理技術(shù)、現(xiàn)代化的開發(fā)工具以及多個宏功能模塊可選用等優(yōu)點 。 （ 2） 方案 二 以同樣的方法將 R、 G、 B三基色 10位 信號 送入 ADV7123，ADV7123把數(shù)字圖像信號 D/A轉(zhuǎn) 換 后送入 VGA接口。 以下兩套拓展方案是分開工作的，通過連接 到 VGA接口的插針進(jìn)行選擇。 這個方案還處于構(gòu)思階段，還沒有實施，有待今后進(jìn)一步拓展。其結(jié)構(gòu)示意圖如下： Clock Input Hsync RGB Vsync EP1K30TC1443 D/A 轉(zhuǎn)換 VGA 接口 7 圖 拓展電路硬件結(jié)構(gòu)示意圖 輸入部分： （ 1） 由計算機進(jìn)行軟件編程，設(shè)計專門的圖像數(shù)據(jù)，將其 與 時序信號一同下載 送入 FPGA。 專用電路板設(shè)計的目的是豐富圖像顯示的色彩， 增強 圖像的還原能力 ， 使系統(tǒng)的功能更加強大。 通過 計算機編程， 將圖像數(shù)據(jù)與 時序信號 一同下載進(jìn)入 FPGA，經(jīng)過 FPGA 的處理，再通過 D/A轉(zhuǎn)換電路 ， 完成數(shù)字信號向模擬信號的轉(zhuǎn)換， 最后由 VGA 接口輸出，在 CRT 顯示器上顯示圖像。 6 第 2 章 硬件電路 設(shè)計 第 2． 1 節(jié) 系統(tǒng) 總 體結(jié)構(gòu)框 架 一、 系統(tǒng)的硬件電路在 GW48 系列 SOPC/EDA 實驗箱上完成， 實現(xiàn) FPGA 對 VGA 顯示器的控制，實現(xiàn) 8 位色輸出。 2． 程序設(shè)計完成后，進(jìn)行測試，所有的硬件測試先在 GW48 系列 SOPC/EDA 實驗箱上完成，使其能夠滿足設(shè)計要求。 5 第 1． 3 節(jié) 設(shè)計 工作 本設(shè) 計主要采用軟硬件結(jié)合的方式 ， 實現(xiàn)將預(yù)置的圖像或動畫 在 VGA（ 640*480）顯示器 上 正確顯示 的功能 。 VGA 是計算機顯示器常見的顯示標(biāo)準(zhǔn)， VGA 接口是 LCD 液晶顯示 器 、 CRT 顯示器 的標(biāo)準(zhǔn)接口 ， 通過 VGA 控制LCD、 CRT 可以使整個系統(tǒng)變得小巧和便攜 ， 使得應(yīng)用的范圍大大擴(kuò)展 。 第 1． 2 節(jié) 設(shè)計思路 在許多圖像處理系統(tǒng)中 ， 需要將經(jīng)過處理的圖像顯示出來 ， 如果采用傳統(tǒng)的辦法將圖像數(shù)據(jù)傳回電腦并通過顯示器顯示出來 ， 那么在傳輸?shù)倪^程中就需要嵌入式系統(tǒng)的 CPU不斷的對所傳輸?shù)膱D像數(shù)據(jù)信號進(jìn)行控制 ， 這樣就造成了 CPU 資源的浪費 ， 同樣系統(tǒng)還需要依賴電腦 ， 降低了系統(tǒng) 的靈活性 。 大規(guī)模可編程邏輯器件 CPLD 是將多個可編程 陣 列邏輯器件集成到一個芯 片，具有類似 PAL 的結(jié)構(gòu)； FPGA 具有類似門陣列的結(jié)構(gòu)，這兩類器件都具有用戶可編程特性。推動該潮流迅猛發(fā)展的引擎就是日趨進(jìn)步和完善的ASIC 設(shè)計技術(shù)。 4 第 1 章 緒論 第 1． 1 節(jié) 應(yīng)用背景 圖像處理是信號與信息處理學(xué)科的一個 重要組成 部分，也是 諸多計算機 領(lǐng)域中最為活躍的領(lǐng)域之一。 5． 第五章是本次設(shè)計的結(jié)論與展望。 3． 第三章講解了軟件的設(shè)計，簡單介紹了 Quartus II 及 VHDL 語言 ，著重講解了程序設(shè)計方案。 本文描述了基于 VHDL 的 VGA 顯示控制模塊的設(shè)計，具體內(nèi)容如下： 1． 第一章緒論介紹了 FPGA 的特點及設(shè)計所做的工作。 可編程邏輯器件 FPGA（ Field Programmable Gate Array） 和 CPLD(Complex Programmable Logic Device)由于具有開發(fā)簡單 、 靜態(tài)可重復(fù)編程和動態(tài)在系統(tǒng)編程的特點 ， 已經(jīng)成為當(dāng)今應(yīng)用最廣泛的兩類可編程專用集成電路 (ASIC)。s Quartus II . This design using VHDL language programming, loading FPGA configuration, the FPGA, signal through D/A Converter (resistance pressure and ADV7123 video DAC two options), then output from the VGA interface. ACEX EP1K30TC1443 chip of ALTERA Company has been adapted in the design of the main controller. Debugging program through GW48 Series SOPC/EDA Experiment Box, the whole system will be pleted experiment. . Keywords： FPGA； VHDL； VGA