【正文】 用窄脈沖觸發(fā)也可在vd的脈寬大于輸出脈寬時電路仍工作，但輸出脈沖下降沿較差（vO在返回低電平過程中電路內部不能形成正反饋）9. ，已知R=51kΩ ，C=，電源電壓VDD=10V ，試求在觸發(fā)信號作用下輸出脈沖的寬度和幅度。8. （教材P467）（ 教材P469）的積分型單穩(wěn)態(tài)觸發(fā)器，它們各有何優(yōu)點、缺點？答：（1）積分型比微分型單穩(wěn)抗干擾能力強。（2） 若將圖P106（b）給出的電壓信號加到圖P106（a）電路的輸入端，試畫出輸出電壓的波形。G1和G2為CMOS反相器，VDD=15V 。圖P104 答：圖A1045. ，若R1=50kΩ ，R2=100kΩ ，VDD=5V ，VTH=VDD/2 ，試求電路的輸入轉換電平VT+、VT以及回差電壓△VT 。4. 若反相輸出的施密特觸發(fā)器輸入信號波形如圖P104所示，試畫出輸出信號的波形。3. 反相輸出的施密特觸發(fā)器的電壓傳輸特性和普通反相器的電壓傳輸特性有什么不同？ 答：反相輸出的施密特觸發(fā)器的電壓傳輸特性和普通反相器的電壓傳輸特性的不同點在于輸入信號在上升和下降過程中，電路狀態(tài)轉換時對應的輸入電平不同。但這兩個穩(wěn)定狀態(tài)要依靠輸入信號來維持，兩狀態(tài)的轉換也要靠輸入信號的變化來實現(xiàn)。通過增添譯碼器（即增加地址代碼的位數(shù)），由譯碼器的輸入作為地址代碼的高位，而譯碼器的輸出分別控制各存儲器的片選端，其它控制線并聯(lián)即可。9. 4個11. 解：（1）ROM真值表如下（2）邏輯表達式如下 ， ， ， 12. 存儲器容量的位擴展方式是：每一片存儲器的字數(shù)夠用而每個字的位數(shù)不夠用時采用的擴展方式，將N片存儲器的所有地址線、控制線等并聯(lián)即可。5. A6. 不對，應該是ROM的每個與項實現(xiàn)了地址輸入變量的邏輯與。3. ROM和RAM的主要區(qū)別為（ROM只讀存儲器；RAM可隨機讀寫）。習題答案第七章 半導體存儲器1. 包含（存儲矩陣）、（地址譯碼器）和（輸出緩沖器）三個組成部分。（5）畫邏輯電路圖（6）檢查能否自啟動可見，如果電路進入無效狀態(tài)101111時，都可在CP脈沖作用下，分別進入有效狀態(tài)001100。由題意要求M=5，故應取觸發(fā)器位數(shù)n=3，因為 22523（1） 畫出電路的次態(tài)卡諾圖，經化簡得到電路的狀態(tài)方程。該狀態(tài)圖不須化簡。23. 試用JK觸發(fā)器設計一個同步五進制加法計數(shù)器，要求電路能夠自啟動。22. 試用計數(shù)器74161和數(shù)據選擇器74151設計一個01100011的序列信號發(fā)生器。 解：因為32768=215，經15級二分頻，就可獲得頻率為1Hz的脈沖信號。先將兩芯片采用并行進位方式連接成100進制計數(shù)器，然后再用異步清零法組成了48進制計數(shù)器。20. 試用集成計數(shù)器74160和與非門組成48進制計數(shù)器。（可采用異步清零法或同步預置數(shù)法）異步清零法同步預置數(shù)法18. 試用集成計數(shù)器74160和與非門組成五進制計數(shù)器，要求直接利用芯片的進位輸出端作為該計數(shù)器的進位輸出。模為1616=256。？圖示計數(shù)器電路分別為八進制計數(shù)器和七進制進制的計數(shù)器。十進制（教材P282）相同。驅動方程：將各觸發(fā)器的驅動方程代入特性方程，即得電路的狀態(tài)方程：列狀態(tài)轉換表該電路屬三位右移移位寄存器。由狀態(tài)轉換圖可知：該電路屬七進制計數(shù)器。驅動方程：將各觸發(fā)器的驅動方程代入特性方程，即得電路的狀態(tài)方程：列狀態(tài)轉換表畫狀態(tài)轉換圖由狀態(tài)轉換圖可知：該電路屬同步五進制計數(shù)器，不具備自啟動功能。 11. 試分析下圖所示時序邏輯電路的邏輯功能。具體分析如下：（1）寫出各邏輯方程式①時鐘方程：CP0=CP （時鐘脈沖源的上升沿觸發(fā)）CP1=Q0 （當FF0的Q0由0→1時，Q1才可能改變狀態(tài)）②輸出方程：③各觸發(fā)器的驅動方程：（2）將各觸發(fā)器的驅動方程代入D觸發(fā)器的特性方程，得各觸發(fā)器的狀態(tài)方程： （CP由0→1時此式有效）（Q0由0→1時此式有效）（3）列狀態(tài)轉換表（4）畫狀態(tài)轉換圖和時序波形圖 （5）邏輯功能分析 由狀態(tài)轉換圖可知：該電路一共有4個狀態(tài)00、011，在時鐘脈沖作用下，按照減1規(guī)律循環(huán)變化，所以是一個異步4進制減法計數(shù)器，Z是借位信號。解：驅動方程狀態(tài)方程輸出方程9. 試分析下圖所示時序邏輯電路的邏輯功能。輸出方程： 驅動方程：T觸發(fā)器的特性方程：將各觸發(fā)器的驅動方程代入特性方程，即得電路的狀態(tài)方程：列狀態(tài)轉換表 畫狀態(tài)轉換圖和時序波形圖由狀態(tài)圖可以看出，當輸入X ＝0時，在時鐘脈沖CP的作用下，電路的4個狀態(tài)按遞增規(guī)律循環(huán)變化，即：00→01→10→11→00→…當X＝1時，在時鐘脈沖CP的作用下，電路的4個狀態(tài)按遞減規(guī)律循環(huán)變化，即：00→11→10→01→00→…可見，該電路既具有遞增計數(shù)功能，又具有遞減計數(shù)功能，是一個2位二進制同步可逆計數(shù)器。7. 試分析下圖所示時序邏輯電路的邏輯功能。A. 二進制計數(shù)器 B. 十進制計數(shù)器 C. 移位寄存器5. 寄存器是用于 寄存一組二值代碼的 ，移位寄存器除了具有寄存器的功能以外，還具有移位功能，移位功能是指 在移位脈沖的作用下依次左移或右移 。3. 用4級觸發(fā)器組成十進制計數(shù)器，其無效狀態(tài)個數(shù)為（ D ）。時序邏輯電路具有 存儲和記憶 功能，而組合邏輯電路沒有這種功能。答案：因為 所以 即兩個D觸發(fā)器的輸入信號分別為另一個D觸發(fā)器的輸出信號，故在確定它們輸出端波形時，應該分段交替畫出其波形。答案： 23. 已知D觸發(fā)器各輸入端的波形如圖所示，試畫出端的波形。若為下降沿觸發(fā)，畫出輸出端Q的波形。答案： 21. 圖示電路中，已知CP和輸入信號T的電壓波形，試畫出觸發(fā)器輸出端的電壓波形，設觸發(fā)器的起始狀態(tài)為Q=0。答案：20. 已知主從結構JK觸發(fā)器輸入端J、K和CP的電壓波形如圖所示，試畫出端對應的波形。答案：19. 若主從結構RS觸發(fā)器各輸入端的電壓波形如圖中所示，試畫出端對應的電壓波形。答案：17. 由或非門組成的觸發(fā)器和輸入端信號如圖所示，設觸發(fā)器的初始狀態(tài)為1，畫出輸出端Q的波形。15. 畫出由與非門組成的SR鎖存器輸出端的電壓波形，輸入端的電壓波形如圖中所示。因為主觸發(fā)器本身是一個同步RS觸發(fā)器，所以在CP=1的全部時間內輸入信號都將對主觸發(fā)器起控制作用。（3）主從觸發(fā)器的動作特點是觸發(fā)器的翻轉分兩步動作：第一步，在CP=1的期間主觸發(fā)器接收輸入端的信號被置成相應的狀態(tài)，從觸發(fā)器不動。答：（1）基本的RS觸發(fā)器的動作特點是在輸入信號S和R的全部作用時間內，都能直接改變輸出端Q狀態(tài)。4. 或非門構成的SR鎖存器的輸入為 S=R=0，當輸入S變?yōu)?時，觸發(fā)器的輸出將會（ C ）。按觸發(fā)方式可以分為： 電平觸發(fā) 、 脈沖觸發(fā) 、 邊沿觸發(fā) 。2. 觸發(fā)器有兩個穩(wěn)定的狀態(tài)，可用來存儲數(shù)碼 0和 1 （只要電源不斷電）。令A2=E A1=F A0=G 則 （3）用門電路實現(xiàn)，門電路種類不限。答案：用E、F、G三個變量作為輸入變量分別對應三個車間，并設車間開工為1，不開工為0； X、Y兩個變量作為輸出變量分別對應兩臺發(fā)電機，并設電機啟動為1，停止為0。（2）用譯碼器實現(xiàn)。試設計一個控制發(fā)電機X、Y起動和停止的邏輯電路。Y的發(fā)電能力是X的兩倍。答案：令A2=A A1=B A0=C 則 當用8選1數(shù)據選擇器74HC151實現(xiàn)函數(shù)Y2時，令A2=A A1=B A0=C 則 D1=D3=D4=D7=1 D0=D2=D5=D6=0十、用4線16線譯碼器74LS154和門電路產生如下函數(shù)。答案：若采用卡諾圖法，令A1=B A0=C九、用3線8線譯碼器74HC138和門電路產生如下函數(shù)。當Y1=1時，表示二進制數(shù)AB ；當Y2=1時，表示二進制數(shù)A=B ；當Y3=1時，表示二進制數(shù)A B 。七、分析圖示電路的邏輯功能。五、用兩