【正文】 = RF2=1kΩ ，C1=C2=μF ，G1和G2為74LS04（六反相器）中的兩個(gè)反相器，G1和G2的VOH= ， VTH= ，VIK= ，R1=20kΩ ，求電路的振蕩頻率。所以，頻率穩(wěn)定度極高，石英晶體振蕩器的頻率穩(wěn)定度能達(dá)到1010~1011。22．可以用做延時(shí)的電路是○。實(shí)際⑤是改變了比較器的基準(zhǔn)電壓，即改變了電容器的充放電起始值和轉(zhuǎn)換值。29. 圖P1029是由555定時(shí)器構(gòu)成的施密特觸發(fā)器電路。（1）試推導(dǎo)輸出電壓vO與輸入數(shù)字量之間的關(guān)系式；（2）如n＝8，VREF=10V，當(dāng)時(shí)，如輸入數(shù)字量為（20）H，試求輸出電壓值。 如果想把輸出電壓的變化范圍縮小一半，可以將VREF的絕對值減小一半。13．，要求能分辨出5mV的輸入信號的變化，試問應(yīng)選用幾位的A/D轉(zhuǎn)換器。（1）若輸入電壓VImax=1V，要求分辨率≤，則二進(jìn)制計(jì)數(shù)器總?cè)萘縉應(yīng)大于多少？（2）二進(jìn)制計(jì)數(shù)器需要多少位？（3）若時(shí)鐘脈沖頻率fc=100KHz ，∣vI∣∣VREF∣=2V，積分器輸出電壓VOmax=5V，求積 分時(shí)常數(shù)RC=？（4）∣vI∣∣VREF∣，則轉(zhuǎn)換過程會(huì)產(chǎn)生什么現(xiàn)象？解：（1）二進(jìn)制計(jì)數(shù)器總?cè)萘繛椋?）由于，所以n=14，考慮附加計(jì)數(shù)器，則需15位二進(jìn)制計(jì)數(shù)器。 解：由逐次漸近型A/D轉(zhuǎn)換器的工作過程知，vI與8位D/A轉(zhuǎn)換器輸出比較。（3） 當(dāng)VREF=177。（2）設(shè)第一次積分時(shí)間為T1，第二次積分時(shí)間為T2，問輸出數(shù)字量與哪個(gè)時(shí)間成正比？解：（1）第一次積分完畢時(shí)，積分器的輸出電壓為 第二次積分完畢時(shí)，積分器的輸出電壓為 （2）第二次積分完畢時(shí)，計(jì)數(shù)器的數(shù)值為即：輸出數(shù)字量與時(shí)間T1成正比。 解：由分辨率公式得出11. 在10位二進(jìn)制數(shù)D/A轉(zhuǎn)換器中，已知其最大滿刻度輸出模擬電壓VFSR＝5V，求最小分辨電壓VLSB和分辨率。6. ，已知VREF=10V，試計(jì)算當(dāng)輸入數(shù)字量從全0變到全1時(shí)輸出電壓的變化范圍。解：2. 在權(quán)電阻D/A轉(zhuǎn)換器中，若n＝6，并選MSB權(quán)電阻R5=10 kΩ，試選取其它各位權(quán)電阻。因?yàn)槿サ鬜1，就斷開了電源經(jīng)R1對電容C的充電通路，振蕩器無法形成振蕩。① 增大R1 ； ② 增大R2 ； ③ 增大C ； ④ 增加電源電壓 ； ⑤ 增加控制電壓輸入端的電壓。21．欲將輸入的不規(guī)則波形轉(zhuǎn)換為脈沖寬度和幅度都相等的矩形波可選用○。 解： 17．，已知CMOS集成施密特觸發(fā)器的電源電壓VDD＝15V，VT+=9V，VT＝4V，試問： (1) 為了得到占空比為q＝50％的輸出脈沖，R1與R2 的比值應(yīng)取多少？(2) 若給定R1=3kΩ ， R2= ，C= ，電路的振蕩頻率為多少？輸出脈沖的占空比又是多少？解：（1） （2） 18．為什么石英晶體能穩(wěn)定振蕩器的振蕩頻率？答：當(dāng)在多諧振蕩器電路中接入石英晶體時(shí)，振蕩器的振蕩頻率將取決于石英晶體的固有諧振頻率f0，而與外接電阻、電容無關(guān)。圖P1012 解：圖A1012 tW1=RCln2=22103106≈2ms tW2=RCln2=11103106≈1ms13. 在什么條件下電路中的正反饋會(huì)使電路產(chǎn)生振蕩？在什么條件下電路中的負(fù)反饋會(huì)使電路產(chǎn)生振蕩？ 答：電路中的正反饋會(huì)使電路產(chǎn)生振蕩的條件：利用閉合回路中的正反饋可以產(chǎn)生振蕩， 但構(gòu)成振蕩器中的反相器必須工作在電壓傳輸特性的轉(zhuǎn)折區(qū)。 （3）積分型單穩(wěn)必須在觸發(fā)脈沖寬度大于輸出脈沖寬度時(shí)方能正常工作；而微分型單穩(wěn)可用窄脈沖觸發(fā)也可在vd的脈寬大于輸出脈寬時(shí)電路仍工作，但輸出脈沖下降沿較差（vO在返回低電平過程中電路內(nèi)部不能形成正反饋）9. ，已知R=51kΩ ，C=，電源電壓VDD=10V ，試求在觸發(fā)信號作用下輸出脈沖的寬度和幅度。圖P104 答：圖A1045. ，若R1=50kΩ ，R2=100kΩ ，VDD=5V ，VTH=VDD/2 ，試求電路的輸入轉(zhuǎn)換電平VT+、VT以及回差電壓△VT 。通過增添譯碼器（即增加地址代碼的位數(shù)），由譯碼器的輸入作為地址代碼的高位，而譯碼器的輸出分別控制各存儲(chǔ)器的片選端，其它控制線并聯(lián)即可。習(xí)題答案第七章 半導(dǎo)體存儲(chǔ)器1. 包含（存儲(chǔ)矩陣）、（地址譯碼器）和（輸出緩沖器）三個(gè)組成部分。23. 試用JK觸發(fā)器設(shè)計(jì)一個(gè)同步五進(jìn)制加法計(jì)數(shù)器，要求電路能夠自啟動(dòng)。20. 試用集成計(jì)數(shù)器74160和與非門組成48進(jìn)制計(jì)數(shù)器。十進(jìn)制（教材P282）相同。 11. 試分析下圖所示時(shí)序邏輯電路的邏輯功能。7. 試分析下圖所示時(shí)序邏輯電路的邏輯功能。答案：因?yàn)? 所以 即兩個(gè)D觸發(fā)器的輸入信號分別為另一個(gè)D觸發(fā)器的輸出信號，故在確定它們輸出端波形時(shí)，應(yīng)該分段交替畫出其波形。答案：20. 已知主從結(jié)構(gòu)JK觸發(fā)器輸入端J、K和CP的電壓波形如圖所示，試畫出端對應(yīng)的波形。因?yàn)橹饔|發(fā)器本身是一個(gè)同步RS觸發(fā)器，所以在CP=1的全部時(shí)間內(nèi)輸入信號都將對主觸發(fā)器起控制作用。按觸發(fā)方式可以分為： 電平觸發(fā) 、 脈沖觸發(fā) 、 邊沿觸發(fā) 。（2）用譯碼器實(shí)現(xiàn)。答案：若采用卡諾圖法，令A(yù)1=B A0=C九、用3線8線譯碼器74HC138和門電路產(chǎn)生如下函數(shù)。即當(dāng)輸入A、B、C相同時(shí)，輸出Y等于1。而當(dāng)輸入A、B、C中有奇數(shù)個(gè)1或全為0時(shí)，輸出Y等于0。7. 譯碼器的邏輯功能是 將每個(gè)輸入的二進(jìn)制代碼譯成對應(yīng)的輸出高、低電平信號或另外一個(gè)代碼 。（2）若門G1發(fā)送數(shù)據(jù)，各三態(tài)門的使能端子應(yīng)置何種電平？答案：（1）數(shù)據(jù)傳輸原理：工作過程中控制各個(gè)反相器的EN端輪流等于1，而且任何時(shí)候僅有一個(gè)等于1，便可輪流把傳輸?shù)礁鱾€(gè)反相器輸出端的信號送到總線上，而互不干擾。輸出管截止時(shí)漏電流IOH≤，低電平輸出時(shí)允許的最大負(fù)載電流IOL(max)=8 mA，后級負(fù)載門為74系列TTL與非門，輸入電流IIL≤，IIH≤ mA。答案： 五、已知圖中各門電路都是74系列門電路，指出各門電路的輸出是什么狀態(tài)。9. TTL門電路的輸入端負(fù)載特性用公式表達(dá)為 。2. 常用的門電路在邏輯功能上有 與門、或門、非門、與非門、或非門、異或門 等幾種。2. 見教材P2223。補(bǔ)碼再補(bǔ)是原碼。符號位為0表示正數(shù)；符號位為1表示負(fù)數(shù)。2． 在數(shù)字系統(tǒng)中為什么要采用二進(jìn)制?它有何優(yōu)點(diǎn)? 答：簡單、狀態(tài)數(shù)少，可以用二極管、三極管的開關(guān)狀態(tài)來對應(yīng)二進(jìn)制的兩個(gè)數(shù)。 (3AB6)16=( 0011101010110110)2=(35266)8。11. 正數(shù)的補(bǔ)碼與原碼相同，負(fù)數(shù)的補(bǔ)碼即為它的反碼在最低位加1形成。17. A18. A， 2421碼，5211碼，余 3碼，余3循環(huán)碼；前3種碼從左到右每一位的1分別用碼的權(quán)值表示；余 3碼的權(quán)值為1；余3循環(huán)碼相鄰的兩個(gè)代碼之間僅有一位的狀態(tài)不同。12. 用標(biāo)準(zhǔn)積之和表示，則F (A, B, C, D )=(ABC +ACD +ABD +BCD+ ABCD )=∑m (7, 11, 13, 14, 15)。5. 反相器的輸入特性是指 從反相器輸入端看進(jìn)去的輸入電壓與輸入電流的關(guān)系 。計(jì)算輸入高、低電平時(shí)對應(yīng)的輸出電平。試求前級門GM能驅(qū)動(dòng)多少個(gè)負(fù)載門？門GM輸出高電平VOH≥，低電平VOL≤，輸出低電平時(shí)輸出電流最大值IOLmax=16 mA，輸出高電平時(shí)輸出電流最大值IOHmax= ， 與非門的電流IIL≤，IIH≤ mA。前級輸出門均為74LS系列OC門，電源VCC=5V，輸出高電平VOH≥，輸出低電平VOL≤。2. 組合邏輯電路在邏輯功能上的共同特點(diǎn)是 任意時(shí)刻的輸出僅僅取決于該時(shí)刻的輸入，與電路原來的狀態(tài)無關(guān) 。 由于競爭而在電路輸出端可能產(chǎn)生尖峰脈沖 的現(xiàn)象。如果相同，它們實(shí)現(xiàn)的是何邏輯功能。六、用兩片74HC138接成4線16線譯碼器。答案：令A(yù)3=A A2=B A1=C A0=D 則 十一、某工廠有三個(gè)車間和一個(gè)自備電站，站內(nèi)有兩臺發(fā)電機(jī)X和Y。根據(jù)題意可列真值表：由真值表寫出邏輯表達(dá)式：（1）用全加器實(shí)現(xiàn) 令CI=E A=F B=G 則S=X CO=Y（2）用譯