【正文】 10V，若計(jì)數(shù)器的計(jì)數(shù)值N2=（1740）10時(shí)，表示輸入電壓vI為多大？解：（1）第一次積分的時(shí)間T1=2nTc=2n/fc=N1/ fc =500040106=（2）積分器的最大輸出電壓（3）由于所以22．逐次漸近型8位A/D轉(zhuǎn)換器電路中，若基準(zhǔn)電壓VREF=5V，輸入電壓vI =，試問(wèn)其輸出數(shù)字量d7~d0=？如果其它條件不變，僅改變10位D/A轉(zhuǎn)換器，那么輸出數(shù)字量又會(huì)是多少？請(qǐng)寫出兩種情況的量化誤差。20．雙積分型A/（教材P538）所示。 解：由得出 分辨率為12．在要求A/D轉(zhuǎn)換器的轉(zhuǎn)換時(shí)間小于1μs 、應(yīng)各選擇哪種類型的A/D轉(zhuǎn)換器？ 答：1μs→并聯(lián)比較型A/D轉(zhuǎn)換器；100μs→逐次漸進(jìn)型A/D轉(zhuǎn)換器；→間接A/D轉(zhuǎn)換器（如雙積分型）。如果想把輸出電壓的變化范圍縮小一半，可以采取哪些方法？ 解：由 當(dāng)D=0時(shí)，vO=0V；當(dāng)（全1）時(shí)，vO=。 解：根據(jù)已知條件可得出 3. n位權(quán)電阻D/A轉(zhuǎn)換器如圖P113所示。若R1存在，電路可以振蕩，但會(huì)使vO端的負(fù)載加重，vO波形變差。答：555定時(shí)器接成的多諧振蕩器時(shí)，為使輸出波形的周期T增加，可以①②③⑤。① 施密特觸發(fā)器； ② 多諧振蕩器； ③ 單穩(wěn)態(tài)觸發(fā)器； ④ 數(shù)據(jù)選擇器答：欲將輸入的不規(guī)則波形轉(zhuǎn)換為脈沖寬度和幅度都相等的矩形波可選用③。固有諧振頻率由石英晶體的結(jié)晶方向和外形尺寸決定。電路中的負(fù)反饋會(huì)使電路產(chǎn)生振蕩的條件：利用門電路的傳輸延遲時(shí)間將奇數(shù)個(gè)反相器首尾相接。 解： tW=RCln2=51103106= Vm=VOHVOL≈10V10. ，為加大輸出脈沖寬度所采取的下列措施哪些是對(duì)的，哪些是錯(cuò)的。解：6. 在圖P106（a）所示的施密特觸發(fā)器電路中，已知R1=10kΩ ， R2=30kΩ 。13. 14. 15.16. 略17. 略 習(xí)題答案第十章 脈沖波形的產(chǎn)生和整形1. 能否用施密特觸發(fā)器存儲(chǔ)1位二值代碼？為什么？ 答：可以用施密特觸發(fā)器存儲(chǔ)1位二值代碼，因?yàn)樗瑯泳哂袃蓚€(gè)穩(wěn)定狀態(tài)。2. 19位。解：本題是同步計(jì)數(shù)器的設(shè)計(jì)，分析步驟如下：(1） 根據(jù)設(shè)計(jì)要求，設(shè)定狀態(tài)，畫出狀態(tài)轉(zhuǎn)換圖。解：因?yàn)镹＝48，而74160為模10計(jì)數(shù)器，所以要用兩片74160構(gòu)成此計(jì)數(shù)器。這是一個(gè)七進(jìn)制進(jìn)制的計(jì)數(shù)器。解：屬同步時(shí)序電路，時(shí)鐘方程省去。解：屬同步時(shí)序電路，時(shí)鐘方程省去。習(xí)題答案第六章 時(shí)序邏輯電路1. 時(shí)序邏輯電路是指 任一時(shí)刻得輸出信號(hào)不僅取決于當(dāng)時(shí)得輸入信號(hào)，而且還取決于電路原來(lái)得狀態(tài) 。設(shè)觸發(fā)器的初始狀態(tài)為Q = 0。（4）邊沿觸發(fā)器翻轉(zhuǎn)特點(diǎn)是觸發(fā)器的狀態(tài)僅取決于CP信號(hào)的上升沿或下降沿到達(dá)時(shí)輸入端的邏輯狀態(tài)，而在這之前或以后，輸入信號(hào)的變化對(duì)觸發(fā)器的狀態(tài)沒有影響。3. 觸發(fā)器有 兩 個(gè)穩(wěn)定狀態(tài)，通常用 Q 端的輸出狀態(tài)來(lái)表示觸發(fā)器的狀態(tài)。（3）用門電路實(shí)現(xiàn)，門電路種類不限。用8選1數(shù)據(jù)選擇器74HC151實(shí)現(xiàn)函數(shù)Y2。而當(dāng)輸入A、B、C不同時(shí)，輸出Y等于0。若用非門和與非門構(gòu)成電路，則邏輯表達(dá)式應(yīng)變換成與非式。8. 用具有n位地址輸入的數(shù)據(jù)選擇器，可以產(chǎn)生任何形式輸入變量數(shù)不大于 n+1 的組合邏輯函數(shù)。（2）若門G1發(fā)送數(shù)據(jù)，各三態(tài)門的使能端子應(yīng)置于EN1=1，EN2=EN3=0。答案：RL 的最大允許值為 RL 的最小允許值為 故RL 的取值范圍應(yīng)為 。答案：Y1為高電平；Y2為低電平；Y3為低電平；Y4為低電平。10. 三態(tài)門的輸出是 高電平 、 低電平 和 高阻態(tài) 。3. 正邏輯是指 以高電平表示邏輯1，低電平表示邏輯0 。3. 正邏輯 與、或、非運(yùn)算的真值表： 負(fù)邏輯 與、或、非運(yùn)算的真值表：4. 連續(xù)異或1985個(gè)1的結(jié)果是1.5. D6. 奇數(shù)7. 18. A9. A10. 邏輯函數(shù)的對(duì)偶函數(shù)( A +BC )，反函數(shù) ()。13. A:(+1011)2的反碼、補(bǔ)碼與原碼均相同：01011；B: (1101)2的原碼為11101，反碼為10010，補(bǔ)碼為10011.14. A: (111011)2 的符號(hào)位為1，該數(shù)為負(fù)數(shù)，反碼為100100，補(bǔ)碼為100101. B: (001010)2 的符號(hào)位為0，該數(shù)為正，故反碼、補(bǔ)碼與原碼均相同：001010.15. 兩個(gè)用補(bǔ)碼表示的二進(jìn)制數(shù)相加時(shí)，和的符號(hào)位是將兩個(gè)加數(shù)的符號(hào)位和來(lái)自最高有效數(shù)字位的進(jìn)位相加，舍棄產(chǎn)生的進(jìn)位得到的結(jié)果就是和的符號(hào)。這種表示法稱為原碼。3. 二進(jìn)制：0、1；四進(jìn)制：0、3；八進(jìn)制：0、7；十六進(jìn)制：0、A、B、C、D、E、F。4. ()10=( )2=( )16。10. 正數(shù)的反碼與原碼相同，負(fù)數(shù)的反碼即為它的正數(shù)原碼連同符號(hào)位按位取反。 +3的補(bǔ)碼000011，+15的補(bǔ)碼001111，和為010010；+9的補(bǔ)碼01001，12 的補(bǔ)碼10100，和11101.16.（100001000）BCD=（108）D=（6C）H=（01101100）B。11. 邏輯函數(shù)的表示方法有：真值表、邏輯函數(shù)式、邏輯電路圖、時(shí)序圖和卡諾圖等五種形式。4. 負(fù)邏輯是指 以低平表示邏輯1，高電平表示邏輯0 。二、 輸入信號(hào)的高、低電平分別是5V和0V， kΩ，R2為10 kΩ，RC為1 kΩ，VCC為5V，VEE為8V，三極管的β為20，飽和壓降與飽和導(dǎo)通時(shí)的內(nèi)阻忽略。六、74系列TTL與非門組成如圖電路。九、計(jì)算圖中上拉電阻RL的阻值范圍。習(xí)題答案第四章 組合邏輯電路一、填空1. 數(shù)字電路分成兩大類，一類是 組合邏輯電路 ，另一類是 時(shí)序邏輯電路 。9. 競(jìng)爭(zhēng)是指 門電路兩輸入信號(hào)同時(shí)向相反的邏輯電平跳變的現(xiàn)象 。三、試分析圖示(a)和(b)兩電路是否具有相同的邏輯功能。五、用兩片74HC148接成16線4線優(yōu)先編碼器。答案：令A(yù)2=A A1=B A0=C 則 當(dāng)用8選1數(shù)據(jù)選擇器74HC151實(shí)現(xiàn)函數(shù)Y2時(shí)，令A(yù)2=A A1=B A0=C 則 D1=D3=D4=D7=1 D0=D2=D5=D6=0十、用4線16線譯碼器74LS154和門電路產(chǎn)生如下函數(shù)。答案：用E、F、G三個(gè)變量作為輸入變量分別對(duì)應(yīng)三個(gè)車間，并設(shè)車間開工為1，不開工為0； X、Y兩個(gè)變量作為輸出變量分別對(duì)應(yīng)兩臺(tái)發(fā)電機(jī)，并設(shè)電機(jī)啟動(dòng)為1，停止為0。4. 或非門構(gòu)成的SR鎖存器的輸入為 S=R=0，當(dāng)輸入S變?yōu)?時(shí)，觸發(fā)器的輸出將會(huì)（ C ）。15. 畫出由與非門組成的SR鎖存器輸出端的電壓波形，輸入端的電壓波形如圖中所示。答案： 21. 圖示電路中，已知CP和輸入信號(hào)T的電壓波形，試畫出觸發(fā)器輸出端的電壓波形，設(shè)觸發(fā)器的起始狀態(tài)為Q=0。時(shí)序邏輯電路具有 存儲(chǔ)和記憶 功能，而組合邏輯電路沒有這種功能。輸出方程： 驅(qū)動(dòng)方程：T觸發(fā)器的特性方程：將各觸發(fā)器的驅(qū)動(dòng)方程代入特性方程，即得電路的狀態(tài)方程：列狀態(tài)轉(zhuǎn)換表 畫狀態(tài)轉(zhuǎn)換圖和時(shí)序波形圖由狀態(tài)圖可以看出，當(dāng)輸入X ＝0時(shí)，在時(shí)鐘脈沖CP的作用下，電路的4個(gè)狀態(tài)按遞增規(guī)律循環(huán)變化，即：00→01→10→11→00→…當(dāng)X＝1時(shí)，在時(shí)鐘脈沖CP的作用下，電路的4個(gè)狀態(tài)按遞減規(guī)律循環(huán)變化，即：00→11→10→01→00→…可見，該電路既具有遞增計(jì)數(shù)功能，又具有遞減計(jì)數(shù)功能，是一個(gè)2位二進(jìn)制同步可逆計(jì)數(shù)器。驅(qū)動(dòng)方程：將各觸發(fā)器的驅(qū)動(dòng)方程代入特性方程，即得電路的狀態(tài)方程：列狀態(tài)轉(zhuǎn)換表畫狀態(tài)轉(zhuǎn)換圖由狀態(tài)轉(zhuǎn)換圖可知：該電路屬同步五進(jìn)制計(jì)數(shù)器，不具備自啟動(dòng)功能。？圖示計(jì)數(shù)器電路分別為八進(jìn)制計(jì)數(shù)器和七進(jìn)制進(jìn)制的計(jì)數(shù)器。先將兩芯片采用并行進(jìn)位方式連接成100進(jìn)制計(jì)數(shù)器，然后再用異步清零法組成了48進(jìn)制計(jì)數(shù)器。該狀態(tài)圖不須化簡(jiǎn)。3. ROM和RAM的主要區(qū)別為（ROM只讀存儲(chǔ)器；RAM可隨機(jī)讀寫）。但這兩個(gè)穩(wěn)定狀態(tài)要依靠輸入信號(hào)來(lái)維持，兩狀態(tài)的轉(zhuǎn)換也要靠輸入信號(hào)的變化來(lái)實(shí)現(xiàn)。G1和G2為CMOS反相器，VDD=15V 。如果是對(duì)的，在（ ）內(nèi)打√；如果是錯(cuò)的，在（ ）內(nèi)打：（1） 加大Rd（）； （2）減小R（）； （3）加大C（√）； （4）提高VDD（）；（5） 增加輸入觸發(fā)脈沖的寬度（）。14. ，若RF1