【正文】 的鎖存功能端LE，高電平有效，即輸入高電平時執(zhí)行鎖存功能。 調(diào)試鎖存器電路。然后在實驗板上搭接組裝電路。仿真成功后我就去實驗室在實驗板上搭電路。引出端符號 A0－A3 譯碼地址輸入端/消隱輸入（低電平有效）/脈沖消隱輸出（低電平有效） 燈測試輸入端（低電平有效） 脈沖消隱輸入端（低電平有效） Ya－Yg 段輸出 控制電路(74LS00和74LS30)74LS30 74LS00的引腳圖真值表下（圖18和圖19）：　　圖18 74LS30的引腳圖及真值表圖19 74LS00的引腳圖及真值表6 實 驗 器 材 清 單表12數(shù)字競賽器元器件清單表種類數(shù)目1K電阻210k電位器1110電阻23620電阻447K電阻274HC573174LS00274LS30174LS1471CD4511274LS481CD401922NE5551數(shù)碼管3蜂鳴器1110uf電容147nf電容33觸發(fā)開關12其中：J0J9為觸發(fā)型開關74LS573為8D鎖存器 74LS30為8輸入與非門74LS00為2輸入與非門 74LS147為104線的編碼器 CD4511 、74LS48為七段譯碼器NE555為脈沖信號發(fā)生器CD40192為同步十進制計數(shù)器 7 設 計 步 驟 及 各 功 能 電 路 調(diào) 試 仿真首先是查資料設計出圖121與122電路，然后用Multisim仿真。當為高電平或開路時，為低電平可使Ya－Yg均為高電平。當為低電平時，不管其它輸入端狀態(tài)如何，Ya－Yg均為低電平。 74LS48引腳圖 輸出端（Ya－Yg）為高電平有效，可驅動燈緩沖器或共陰極VLED。AAAA為8421BCD碼輸入端。LE：鎖定控制端，當LE=0時，允許譯碼輸出。 LT：3腳是測試輸入端，當BI=1，LT=0 時，譯碼輸出全為1，不管輸入 DCBA 狀態(tài)如何，七段均發(fā)亮，顯示“8”。 CD4511引腳圖BI：4腳是消隱輸入控制端，當BI=0 時，不管其它輸入端狀態(tài)如何，七段數(shù)碼管均處于熄滅（消隱）狀態(tài)，不顯示數(shù)字。a～g是 7 段輸出，可驅動共陰LED數(shù)碼管。另外 CD4511有拒絕偽碼的特點，當輸入數(shù)據(jù)越過十進制數(shù)9(1001)時，顯示字形也自行消隱。LT為燈測試端，加高電平時，顯示器正常顯示，加低電平時，顯示器一直顯示數(shù)碼“8”，各筆段都被點亮，以檢查顯示器是否有故障。引腳排列如圖 所示。功能表如表12：表12 顯示譯碼器（CD45174LS48）CD45174LS48是用于驅動共陰極 LED （數(shù)碼管）顯示器的 BCD 碼—七段碼譯碼器，特點：具有BCD轉換、消隱和鎖存控制、七段譯碼及驅動功能的CMOS電路能提供較大的拉電流。當進行加計數(shù)或減計數(shù)時可分別利用CPD或CPU，此時另一個時鐘應為高電平。 192 的計數(shù)是同步的，靠CPD、CPU同時加在4 個觸發(fā)器上而實現(xiàn)。192 的預置是異步的。 圖15 74LS147引腳圖 計數(shù)器 （74LS192）192 的清除端是異步的。當9個輸入端全為1時，代表輸入的是十進制數(shù)0。74LS147優(yōu)先編碼器有9個輸入端和4個輸出端。 操作電壓范圍：～ 低輸入電流： CMOS 器件的高噪聲抵抗特性 引出端符號： ～ 數(shù)據(jù)輸入端 OE 三態(tài)允許控制端（低電平有效） LE 鎖存允許端 ～ 輸出端 74LS573外部管腳圖如圖13： 圖13 74LS573引腳圖 真值表如表11所示： 表11 優(yōu)先編碼器（74LS147）優(yōu)先編碼器是當多個輸入端同時有信號時