課程設(shè)計(jì)---多路搶答器設(shè)計(jì)-文庫吧資料
2025-01-19 18:28本頁面
【正文】 9J1SWITCH1UUU10DCD_HEX3U2U28BUZZER2——LED2R1RESISTOR1——PROBE_GREEN8——PROBE_RED1四、綜合邏輯電路圖總的邏輯電路圖如下所示：部分電路： 計(jì)數(shù)器電路優(yōu)先編碼電路選手序號(hào)顯示電路調(diào)試運(yùn)行電路（以4號(hào)為例）：五、仿真調(diào)試過程中遇到的問題此次課程設(shè)計(jì)完全是個(gè)人參與完成，再者，加上自己的基本功不扎實(shí)，很多東西都需要從頭開始學(xué)習(xí)實(shí)踐以加深了解。③若將選通端中的一個(gè)作為數(shù)據(jù)輸入端時(shí)，74LS138還可作數(shù)據(jù)分配器。比如：A2A1A0=110時(shí)，則Y6輸出端輸出低電平信號(hào)?！≡撔酒墓δ苋缦拢篴、1管腳是復(fù)位輸入端CLR，低電平有效，當(dāng)1腳是低電平的時(shí)候，2（Q1）、5(Q2)、6(Q3)、9(Q4)、12(Q5)、15(Q6)、16(Q7)、19(Q8)全部輸出0，即全部復(fù)位；b、當(dāng)1管腳是高電平的時(shí)候，11（CLK）是鎖存控制端，并且是上升沿觸發(fā)鎖存，每當(dāng)11管腳有一個(gè)上升沿信號(hào)，立即鎖存輸入腳11118的電平狀態(tài)，并且立即呈現(xiàn)在輸出腳2（Q1）、5(Q2)、6(Q3)、9(Q4)、12(Q5)、15(Q6)、16(Q7)、19(Q8)上。 CPU 的ALE信號(hào)必須經(jīng)過反相器反相之后才能與74LS273的控制端CLK 端相連。～LD=～CR= CTP =CTT=1時(shí)，74LS160處于計(jì)數(shù)狀態(tài)。當(dāng)～CR=1，～LD=0且在時(shí)鐘脈沖CP上升沿作用時(shí)，計(jì)數(shù)器將D3 D2 D1 D0同時(shí)置入Q1Q2Q3Q4，使D3 D2 D1 D0= Q1Q2Q3Q4，由于置數(shù)操作要與CP上升沿同步，所有稱為同步預(yù)置數(shù)；c． 保持（禁止）。輸入輸出～CR～LDCTTCTPCPD3D2D1D0Q1Q2Q3Q40000010↑D3D2D1D0D3D2D1D0110保持110保持1111↑計(jì)數(shù)（芯片真值表）由此可知，74LS160具有以下功能：a． 異步清零。上圖是它的管腳圖，其中～CR端是異步清零端，～LD端是預(yù)置數(shù)控制端，D0~D3是預(yù)置數(shù)據(jù)輸入端，CTT~CTP是計(jì)數(shù)使能端，CO是進(jìn)位輸出端（CO= Q1Q2Q3Q41——11——13編碼輸入端(低電平有效)5選通輸入端(低電平有效)9
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1