課程設(shè)計---多路搶答器設(shè)計-wenkub
2023-01-28 18:28:35 本頁面
【正文】 過門電路“反饋”到時鐘信號CLK端，使得CLK保持低電平，而編碼器的EO端為高電平，經(jīng)由門電路，反饋到EI端，EI端被置高電位，使其他的選手出去搶答禁止?fàn)顟B(tài)；而此時經(jīng)由門電路輸出的低電平使得“搶答顯示燈”的電平實現(xiàn)了“高——低”的轉(zhuǎn)換，而計數(shù)器的ENP、ENT端也被置為低電平，計數(shù)停止；鎖存器輸出端經(jīng)過譯碼器74LS138的譯碼，使得對應(yīng)的“選手顯示燈”、蜂鳴器以及發(fā)光二極管被置于高電平。設(shè)計方案的流程圖：主持人復(fù)位清零電路譯碼顯示電路邏輯控制電路編碼、鎖存電路選手搶答電路序號顯示電路三、設(shè)計過程中的主要器件：整個設(shè)計過程的主要芯片是加法計數(shù)器74LS160、優(yōu)先編碼器7 4LS14鎖存器74LS27譯碼器74LS138以及數(shù)碼管等器件。1——11——13編碼輸入端(低電平有效)5選通輸入端(低電平有效)9三位二進(jìn)制編碼輸出信號即編碼輸出端(低電平有效)15片優(yōu)先編碼輸出端即寬展端(低電平有效)14選通輸出端，即使能輸出端（芯片管腳說明）（真值表）編碼器74LS148各個引腳之間可同時輸入，但是它會自動地根據(jù)各引腳之間的優(yōu)先級別進(jìn)行編譯，保證了搶答工作的有序進(jìn)行。輸入輸出～CR～LDCTTCTPCPD3D2D1D0Q1Q2Q3Q40000010↑D3D2D1D0D3D2D1D0110保持110保持1111↑計數(shù)（芯片真值表）由此可知，74LS160具有以下功能：a． 異步清零?！獿D=～CR= CTP =CTT=1時，74LS160處于計數(shù)狀態(tài)?！≡撔酒墓δ苋缦拢篴、1管腳是復(fù)位輸入端CLR，低電平有效，當(dāng)1腳是低電平的時候，2（Q1）、5(Q2)、6(Q3)、9(Q4)、12(Q5)、15(Q6)、16(Q7)、19(Q8)全部輸出0，即全部復(fù)位；b、當(dāng)1管腳是高電平的時候，11（CLK）是鎖存控制端，并且是上升沿觸發(fā)鎖存，每當(dāng)11管腳有一個上升沿信號，立即鎖存輸入腳11118的電平狀態(tài)，并且立即呈現(xiàn)在輸出腳2（Q1）、5(Q2)、6(Q3)、9(Q4)、12(Q5)、15(Q6)、16(Q7)、19(Q8)上。③若將選通端中的一個作為數(shù)據(jù)輸入端時，74LS138還可作數(shù)據(jù)分配器。問題：由于優(yōu)先編碼器74LS148N只有三個輸出端，所以連接在鎖存器74LS273N上的數(shù)碼管只能顯示“0——7”，雖然可以將選手分
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1