【文章內(nèi)容簡介】 D、CPU）狀態(tài)如何，即可完成清除功能。192 的預置是異步的。當置入控制端（）為低電平時， 不管時鐘CP的狀態(tài)如何，輸出端（Q0～Q3）即可預置成與數(shù)據(jù)輸入端（P0～P3）相一致的狀態(tài)。 192 的計數(shù)是同步的，靠CPD、CPU同時加在4 個觸發(fā)器上而實現(xiàn)。在CPD、CPU上升沿作用下Q0～Q3 同時變化，從而消除了異步計數(shù)器中出現(xiàn)的計數(shù)尖峰。當進行加計數(shù)或減計數(shù)時可分別利用CPD或CPU，此時另一個時鐘應為高電平。當計數(shù)上溢出時，進位輸出端（）輸出一個低電平脈沖，其寬度為CPU低電平部分的低電平脈沖；當計數(shù)下溢出時， 錯位輸出端（）輸出一個低電平脈沖，其寬度為CPD低電平部分的低電平脈沖。功能表如表12：表12 顯示譯碼器（CD45174LS48）CD45174LS48是用于驅(qū)動共陰極 LED （數(shù)碼管）顯示器的 BCD 碼—七段碼譯碼器，特點：具有BCD轉(zhuǎn)換、消隱和鎖存控制、七段譯碼及驅(qū)動功能的CMOS電路能提供較大的拉電流。可直接驅(qū)動LED顯示器。引腳排列如圖 所示。其中a b c d 為 BCD 碼輸入，a為最低位。LT為燈測試端，加高電平時，顯示器正常顯示，加低電平時，顯示器一直顯示數(shù)碼“8”，各筆段都被點亮，以檢查顯示器是否有故障。BI為消隱功能端，低電平時使所有筆段均消隱，正常顯示時， B1端應加高電平。另外 CD4511有拒絕偽碼的特點，當輸入數(shù)據(jù)越過十進制數(shù)9(1001)時，顯示字形也自行消隱。LE是鎖存控制端，高電平時鎖存，低電平時傳輸數(shù)據(jù)。a～g是 7 段輸出，可驅(qū)動共陰LED數(shù)碼管。另外，CD4511顯示數(shù)“6”時，a段消隱；顯示數(shù)“9”時，d段消隱，所以顯示9這兩個數(shù)時，字形不太美觀。 CD4511引腳圖BI：4腳是消隱輸入控制端，當BI=0 時，不管其它輸入端狀態(tài)如何，七段數(shù)碼管均處于熄滅（消隱）狀態(tài)，不顯示數(shù)字。 LT：3腳是測試輸入端，當BI=1，LT=0 時，譯碼輸出全為1，不管輸入 DCBA 狀態(tài)如何，七段均發(fā)亮，顯示“8”。它主要用來檢測數(shù)碼管是否損壞。LE：鎖定控制端，當LE=0時，允許譯碼輸出。 LE=1時譯碼器是鎖定保持狀態(tài)，譯碼器輸出被保持在LE=0時的數(shù)值。AAAA為8421BCD碼輸入端。a、b、c、d、e、f、g：為譯碼輸出端，輸出為高電平1有效。 74LS48引腳圖 輸出端（Ya－Yg）為高電平有效，可驅(qū)動燈緩沖器或共陰極VLED。當要求輸出 0－15 時，消隱輸入（）應為高電平或開路，對于輸出為0 時還要求脈沖消隱輸入（）為高電平或者開路。當為低電平時，不管其它輸入端狀態(tài)如何，Ya－Yg均為低電平。當RBI和地址端（A0－A3）均為低電平，并且燈測試輸入端（）為高電平時， Ya －Yg為低電平，脈沖消隱輸出（）也變?yōu)榈碗娖?。當為高電平或開路時，為低電平可使Ya－Yg均為高電平。48 與248 的引出端排列、功能和電特性均相同，差別僅在顯示6 和9,248 所顯示的6 和9 比48 多出上杠和下杠。引出端符號 A0－A3 譯碼地址輸入端/消隱輸入（低電平有效）/脈沖消隱輸出（低電平有效） 燈測試輸入端（低電平有效） 脈沖消隱輸入端（低電平有效） Ya－Yg 段輸出 控制電路(74LS00和74LS30)74LS30 74LS00的引腳圖真值表下（圖18和圖19）：　　圖18 74LS30的引腳圖及真值表圖19 74LS00的引腳圖及真值表6 實 驗 器 材 清 單表12數(shù)字競賽器元器件清單表種類數(shù)目1K電阻210k電位器1110電阻23620電阻447K電阻274HC573174LS00274LS30174LS1471CD4511274LS481CD401922NE5551數(shù)碼管3蜂鳴器1110uf電容147nf電容33觸發(fā)開關12其中：J0J9為觸發(fā)型開關74LS573為8D鎖存器 74LS30為8輸入與非門74LS00為2輸入與非門 74LS147為104線的編碼器 CD4511 、74LS48