【正文】 。 總之接收端電容負(fù)載的影響有兩點(diǎn)：那么多少算很多？看看電路的時(shí)序余量吧，這涉及到電路的時(shí)序分析和時(shí)序設(shè)計(jì)。舉個(gè)例子，如果信號(hào)上升時(shí)間1ns，電容使信號(hào)上升時(shí)間增加遠(yuǎn)小于1ns， ns，那么這么一點(diǎn)點(diǎn)增加可能不會(huì)有什么影響。至于信號(hào)上升時(shí)間增加的精確值是多少，對(duì)于電路設(shè)計(jì)來說沒必要，只要定性的分析，有個(gè)大致的估算就可以了。圖2圖2顯示了終端電容負(fù)載對(duì)驅(qū)動(dòng)端和接受端產(chǎn)生影響的示意圖，放在這里，讓大家能有個(gè)感性的認(rèn)識(shí)。那么B點(diǎn)電壓上升時(shí)間主要由電容充電時(shí)間決定。B點(diǎn)電壓10%~90%上升時(shí)間為因此電容對(duì)接收端信號(hào)上升時(shí)間產(chǎn)生影響。對(duì)于接收端，很明顯，就是一個(gè)RC充電電路，不是很嚴(yán)謹(jǐn)，但是和實(shí)際情況非常相似。因此電容負(fù)載使源端信號(hào)產(chǎn)生局部電壓凹陷。在充電的開始一段時(shí)間，阻抗很小，小于傳輸線的特性阻抗，將發(fā)生負(fù)反射，反射回源端A點(diǎn)的信號(hào)將產(chǎn)生下沖。充電時(shí)間無窮大時(shí)，電容相當(dāng)于開路，阻抗無窮大。如果信號(hào)上升時(shí)間小于電容的充電時(shí)間，最初電容兩端的電壓迅速上升，這時(shí)阻抗很小。因此電容所表現(xiàn)出來的阻抗隨時(shí)間變化，不是恒定的。即電容的充電電流是隨時(shí)間變化的。 圖1我們考察B點(diǎn)電容的阻抗情況。將模型簡(jiǎn)化，用一個(gè)分立電容元件代替所有寄生電容，如圖1所示。不過確實(shí)很多人看到寄生電容就感到有點(diǎn)暈，理解不透，所以在這里啰嗦一下。呵呵，搞來搞去，還是回到了最基礎(chǔ)的部分。這個(gè)定義中并沒有說兩個(gè)金屬板是什么形狀的，芯片兩個(gè)相鄰引腳也可以看做是電容的兩個(gè)金屬板，中間介質(zhì)是空氣，不就是一個(gè)電容么。信號(hào)完整性：接收端容性負(fù)載的反射信號(hào)的接收端可能是集成芯片的一個(gè)引腳，也可能是其他元器件?？偨Y(jié)：1 PCB走線中途容性負(fù)載使發(fā)射端信號(hào)產(chǎn)生下沖，接收端信號(hào)也會(huì)產(chǎn)生下沖。我們對(duì)電路板上每一個(gè)因素的影響都有一個(gè)感性認(rèn)識(shí)后，就能為設(shè)計(jì)提供必要的指導(dǎo)，出現(xiàn)問題就知道如何去分析。這里的計(jì)算只不過是為了說明電容的影響，實(shí)際電路中情況十分復(fù)雜，需要考慮的因素更多，因此這里計(jì)算是否精確沒有實(shí)際意義。得出：即在這種情況下，如果信號(hào)上升時(shí)間為1ns，那么電容量要小于4皮法。有了阻抗的指標(biāo)，我們就可以確定能容忍多大的電容量。因此這個(gè)9倍限制可以放寬。假設(shè)電容阻抗是PCB走線特性阻抗的k倍，根據(jù)并聯(lián)阻抗公式得到電容處信號(hào)感受到的阻抗為：阻抗變化率為：，即，也就是說，根據(jù)這種理想的計(jì)算，電容的阻抗至少要是PCB特性阻抗的9倍以上。那么電容阻抗應(yīng)該控制在多少？電容的阻抗表現(xiàn)為一個(gè)并聯(lián)阻抗，我們可以用并聯(lián)阻抗公式和反射系數(shù)公式來確定它的范圍。對(duì)于接收端，信號(hào)到達(dá)接收端后，發(fā)生正反射，反射回來的信號(hào)到達(dá)電容位置，那個(gè)樣發(fā)生負(fù)反射，反射回接收端的負(fù)反射電壓同樣使接收端信號(hào)產(chǎn)生下沖。通常在電容充電初期，阻抗很小，小于走線的特性阻抗。我們知道，信號(hào)的反射與信號(hào)感受到的阻抗變化有關(guān)，因此為了分析，我們看一下，電容引起的阻抗變化。當(dāng)一個(gè)快速上升的階躍信號(hào)到達(dá)電容時(shí)，電容快速充電，充電電流和信號(hào)電壓上升快慢有關(guān)，充電電流公式為：I=C*dV/dt。走線中途的電容對(duì)信號(hào)的影響要從發(fā)射端和接受端兩個(gè)方面分析，對(duì)起點(diǎn)和終點(diǎn)都有影響。知道有這個(gè)事就是了。特性阻抗的變化的原因是導(dǎo)線的單位長(zhǎng)度電感隨頻率升高而減小。當(dāng)然這種說法不嚴(yán)謹(jǐn)，不過對(duì)直觀的理解問題非常有幫助。假設(shè)存在極端情況，導(dǎo)線內(nèi)部電流完全消失，所有的電流集中在導(dǎo)體表面，磁力線當(dāng)然沒法再內(nèi)部去環(huán)繞電流，內(nèi)部電感消失。 當(dāng)頻率升高時(shí)，電流向?qū)Ь€表面集中，在導(dǎo)線內(nèi)部電流密度減小，當(dāng)然電感減小。黃色部分是電流所在位置。趨膚效應(yīng)（skin effect）你一定不會(huì)陌生。電感隨頻率減小，直覺告訴我們一定是導(dǎo)線中電流分布發(fā)生了變化。當(dāng)頻率升高時(shí)，導(dǎo)線的內(nèi)部電感減小，外部電感不變，總電感減小，因而導(dǎo)致了特性阻抗減小。罪魁禍?zhǔn)资请姼校?！電感問題是個(gè)很復(fù)雜的問題，對(duì)電感的理論計(jì)算很繁瑣，有興趣的網(wǎng)友可以找資料看看電感的計(jì)算，詳細(xì)的推導(dǎo)過程我就不在這里寫了。乍一看，似乎公式中沒有任何變化的量。特性阻抗是從理論上分析傳輸線時(shí)經(jīng)常提到的一個(gè)量，從傳輸線的角度來說，它可以用下面的公式表示 Z0 = / L / ^/ C既然有網(wǎng)友一定要考慮這個(gè)問題，今天我們就稍稍深入一下，看看特性阻抗的真實(shí)面目。從工程的角度來說，把特性阻抗作為一個(gè)恒定量是合理的。當(dāng)我們提到特性阻抗的時(shí)候，通常很少考慮它與頻率的關(guān)系。你可能注意到了，又是信號(hào)上升時(shí)間！再一次強(qiáng)調(diào)，信號(hào)上升時(shí)間在高速設(shè)計(jì)中占有重要地位。大約3cm。試驗(yàn)中發(fā)現(xiàn)的經(jīng)驗(yàn)數(shù)據(jù)為，當(dāng)信號(hào)在pcb走線上的時(shí)延高于信號(hào)上升沿的20%時(shí)，信號(hào)會(huì)產(chǎn)生明顯的振鈴。那么，臨界長(zhǎng)度的合理定義應(yīng)該是：能把反射信號(hào)的干擾控制在可容忍的范圍內(nèi)的走線長(zhǎng)度。那么走線長(zhǎng)度就有一個(gè)臨界值，大于這個(gè)值，返回信號(hào)疊加在高電平處，小于這個(gè)值反射信號(hào)被上升沿淹沒。但是，如果走線很短，在源端信號(hào)還沒上升到高電平時(shí)，反射信號(hào)就已經(jīng)回到源端，那么發(fā)射信號(hào)就被淹沒在上升沿中，信號(hào)波形沒有太大的改變。信號(hào)在pcb走線上傳輸需要一定的時(shí)間，普通FR4板材上傳輸時(shí)間約為每納秒6英寸，當(dāng)然表層走線和內(nèi)層走線速度稍有差別。那么臨界長(zhǎng)度到底是什么，是多少，為什么要關(guān)注臨界長(zhǎng)度？很多人說，奧，走線太長(zhǎng)會(huì)引起信號(hào)反射，走線很短的話不會(huì)產(chǎn)生反射。為了電路板能正確工作，你必須想辦法控制這個(gè)噪聲的大小，噪聲預(yù)算是設(shè)計(jì)高性能電路板的一個(gè)非常重要的步驟。實(shí)際電路板上的反射可能非常復(fù)雜，反射回來的信號(hào)還會(huì)再次反射回去，方向與發(fā)射信號(hào)相同，到達(dá)阻抗突變處又再次反射回源端，從而形成多次反射，一般的資料上都用反彈圖來表示。對(duì)于數(shù)字信號(hào)而言，這是一個(gè)很大的值。舉個(gè)例子看看反射能有多大，假設(shè)Z1=50歐姆，Z2=75歐姆，根據(jù)公式得到反射系數(shù)為：（7550）/（75+50）=20%。Z1是第一個(gè)區(qū)域的特性阻抗，Z2是第二個(gè)區(qū)域的特性阻抗。表征這一現(xiàn)象的最好的量化方法就是使用反射系數(shù)。反射形成機(jī)理很復(fù)雜，這包含了很多電磁領(lǐng)域的復(fù)雜的知識(shí)，本文不準(zhǔn)備深入討論，如果你真的很想知道，可以給我留言，我專門講解。反射可能發(fā)生在傳輸線的末端，拐角，過孔，元件引腳，線寬變化，T型引線等處。信號(hào)完整性研究：反射現(xiàn)象前面講過，對(duì)于數(shù)字信號(hào)的方波而言，含有豐富的高頻諧波分量，邊沿越陡峭，高頻成分越多?，F(xiàn)在，集成電路的規(guī)模越來越大，開關(guān)速度不斷提高，地彈噪聲如果控制不好就會(huì)影響電路的功能，因此有必要深入理解地彈的概念并研究它的規(guī)律。這對(duì)芯片A的輸入邏輯是有影響的。這種由于輸出轉(zhuǎn)換引起的芯片內(nèi)部參考地電位漂移就是地彈。假定由于電路狀態(tài)裝換，開關(guān)Q接通RL低電平，負(fù)載電容對(duì)地放電，隨著負(fù)載電容電壓下降，它積累的電荷流向地，在接地回路上形成一個(gè)大的電流浪涌。 我們可以用下圖來直觀的解釋一下。而地彈正是由于引腳上的電感引起的。那么“地彈”是如何產(chǎn)生的呢？當(dāng)器件輸出端有一個(gè)狀態(tài)跳變到另一個(gè)狀態(tài)時(shí)，地彈現(xiàn)象會(huì)導(dǎo)致器件邏輯輸入端產(chǎn)生毛刺。信號(hào)完整性研究：什么是地彈所謂“地彈”，是指芯片內(nèi)部“地”電平相對(duì)于電路板“地”電平的變化現(xiàn)象。信號(hào)電壓（或電流）越大，產(chǎn)生的串?dāng)_越多，而且傳輸信號(hào)越大，表現(xiàn)出的振鈴和反射越嚴(yán)重。后三種是高速系統(tǒng)特有的。容限為信號(hào)失真流出了一些容許限度。振鈴、反射、長(zhǎng)的線路使二進(jìn)制信號(hào)的形狀產(chǎn)生扭曲。鄰近線路上的信號(hào)可能通過各自的互容或互感相互耦合，對(duì)某個(gè)指定的線路產(chǎn)生串?dāng)_。這些對(duì)地電壓差對(duì)于接收信號(hào)電位的影響就像上面所說的直流地電位差一樣。溫度較低的門電路到溫度較高的門電路的信號(hào)傳送可能容限減少或者負(fù)的容限值。門電路發(fā)送的信號(hào)是本地地電位上的一個(gè)固定電位，如果發(fā)送端與接收端的參考電位之間發(fā)生了偏移，那么收到的將會(huì)是另外一個(gè)電位。實(shí)際系統(tǒng)中總會(huì)有不理想的因素，造成信號(hào)的惡化，引入噪聲。電壓容限為處理電路系統(tǒng)中各種不理想因素提供了一個(gè)緩沖地帶，使得系統(tǒng)能夠在一定程度上容忍發(fā)送和接收過程中的信號(hào)畸變。同理低電平電壓容限 = VIH 以高電平輸出和輸入關(guān)系來看，最小的輸出值和最小允許輸入值之間存在一個(gè)差值，這個(gè)值就是高電平的電壓容限。min，就可以保證可靠接收到邏輯1，只要低于VIL max即可保證接受到邏輯0。對(duì)于驅(qū)動(dòng)器端輸出高電平不低于VOH min，輸出低電平不高于VOL max。很多器件都是輸入電壓敏感的。這就涉及到一個(gè)非常基礎(chǔ)但十分重要的概念：電壓容限。r39。g39。b39。k39。 x217 = x217 + *2/(pi*n) * sin(2*pi*n*f1*t)。endfiguresubplot(221)plot(x1)subplot(222)plot(x3)subplot(223)plot(x5)subplot(224)plot(x7)x217 = x0。for n=1:2:7 x5 = x5 + *2/(pi*n) * sin(2*pi*n*f1*t)。endx5 = x0。for n=1:2:3x1 = x0 + *sin(2*pi*f1*t)。f1 = 1e6。Nsamp = 2e4。 Fs = 10e9。本文的仿真代碼很簡(jiǎn)單，我把代碼貼在這里，你可以自己在matlab上運(yùn)行一下看看。如果你的電路板輸出數(shù)據(jù)信號(hào)只是幾十MHz，你可能會(huì)不在意信號(hào)完整性問題。疊加諧波只是改變了信號(hào)上升時(shí)間。這是一個(gè)十分重要的概念，一定要有一個(gè)直覺的認(rèn)識(shí)，深深刻在腦子里，這對(duì)你學(xué)習(xí)信號(hào)完整性非常有好處?；驈牧硪粋€(gè)角度說，如果信號(hào)的上升邊沿很陡峭，上升時(shí)間很短，那該信號(hào)的帶寬就很寬。藍(lán)色是基頻信號(hào)上升邊，綠色是疊加了3次