硅外延生長ppt課件-文庫吧資料
2025-05-18 03:18本頁面
【正文】 接產生電連接，高低壓單元之間、有源層和襯底層之間的隔離 通過反偏 PN結完成 ，而 SOI電路的有源層、襯底、高低壓單元之間都通過絕緣層完全隔開，各部分的電氣連接被完全消除。 SOI與 傳統(tǒng)的半導體生產工藝（一般稱為 bulk CMOS）相比 可使 CPU的性能提高性能 25%35%，降低功耗 。 ? SOI硅絕緣技術是指在半導體的絕緣層（如二氧化硅）上，通過特殊 工藝，再附著非常薄的一層硅，在這層 SOI層之上再制造電子設備。 2）成本高，一般作低功耗器件，近來用 SOI代替，可降低成本。即第一部用 SiH4/H2體系迅速覆蓋襯底表面，然后第二步再用 SiCI4/H2體系接著生長到所要求的厚度。然后再以低的生長速率 (約 )長到所需求的厚度。 在襯底尚未被 Si完全覆蓋之前，上述腐蝕反應都在進行 為了解決生長和腐蝕的矛盾，可采用 雙速率生長 和 兩步外延 等外延生長方法。 41 ? 存在問題：自摻雜效應 襯底表面的反應： AL2O3+2HCL+H2=2ALCL↑ +3H2O 鋁的低價氯化物為氣體，它使襯底被腐蝕，導致外延層產生缺陷。 目前最適合硅外延的異質襯底是 藍寶石和尖晶石 。包括晶體結構，熔點，蒸汽壓、熱膨脹系數等。 ? SOS :Silicon on Sapphire Silicon on Spinel 在單晶絕緣襯底 藍寶石（ α － AI2O3）或尖晶石(MgO. AI2O3)上外延生長硅 ? SOI: Silicon on Insulator Semiconductor On insulator 39 5－ 5－ 1 SOS 技術 ? 藍寶石和尖晶石 是良好的絕緣體，以它們 作為襯底 外延生長硅 制作集成電路 ，可以 消除集成電路 元器件之間的相互作用， 不但可以減少漏電流和寄生電容，增強抗輻射能力和降低功耗， 還可以 提高集成度和雙層布線，是大規(guī)模、超大規(guī)模集成電路的理想材料。這種方法稱為“雙摻雜技術”。 當兩種雜質原子摻入的比例適當時，可以使應力相互得到補償，減少或避免晶格畸變。當彎曲程度超過彈性范圍，為緩和內應力就會出現位錯，稱之為 失配位錯。也就是產生晶格點陣的失配。 35 ? 劃痕：由機械損傷引起 ? 星形線（滑移線）： 36 5－ 4－ 2外延層的內部缺陷 ? 層錯 層錯形貌分為 單線，開口，正三角形，套疊三角形和其他組態(tài) ? 位錯 外延層中的位錯主要是由于 原襯底位錯延伸引入的 另外可能是由于摻雜和異質外延時，由于異類原子半徑的差異或兩種材料晶格參數差異引入內應力。 32 霧狀表面缺陷 ① 霧圈 ② 白霧 ③ 殘跡 ④ 花霧 ① 霧圈 ② 白霧 ③ 殘跡 ④ 花霧 33 角錐體 34 ? 亮點：外形為烏黑發(fā)亮的小圓點 ? 塌邊：又叫取向平面，它是外延生長后在片子邊緣部分比中間部分低形成一圈或一部分寬 1～ 2mm左右的斜平面。 ? 角錐體：又稱三角錐或乳突。 30 5－ 4 硅外延層的缺陷 ? 分類： 一：表面缺陷，也叫宏觀缺陷 如云霧，劃道，亮點，塌邊，角錐，滑移線等 二：內部結構缺陷，也叫微觀缺陷 如層錯，位錯 31 5－ 4－ 1外延片的表面缺陷 ? 云霧狀表面 外延片表面呈乳白色條紋，在光亮處肉眼可以看到。這是由于高溫時硼擴散的比銻快，結果使得硼擴散到外延層中補償了 N型雜質，形成了一個高阻層或反型層。 ? 分為 兩種類型： 一是 在檢測時導電類型混亂，擊穿圖形異常，用染色法觀察 界面不清晰 二是 導電類型異常，染色觀察會 看到一條清晰的帶 29 外延層產生的原因 也有兩種： ? 第一種夾層情況認為 P型雜質沾污 ，造成 N型外延層被高度補償 解決辦法： P型雜質主要來源于 SiCL4，只要提高SiCL4的純度及做好外延前的清潔處理就可以解決。 。 ? 通常 希望外延層和襯底之間
教學課件相關推薦
鄂ICP備17016276號-1