【正文】 8K x 8 3片 2K x 8 1片 譯碼器的 處理 ?64K內存需要地址線： 16根 ?8K的存儲體需要地址線： 13根 ?譯碼器的輸入線 ： 3根 ?每個輸出選擇 8K ?保留區(qū)和 2K容量特殊 畫圖分析 O E MR E Q R / W C P U D7~D0 C E 8K 8 (R A M 2 ) W E * D C E 8K 8 (R O M 1 ) D C E 8K 8 (R A M 1 ) D C E 8K 8 (R A M 3 ) W E * D C E 2 K 8 (R A M 7 ) W E * D A10 ~ A0 A11 A12 A13~ A15 體號 地址范圍 16進制值 A15 A14 A13 A12 ~ A0 R O M 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0000H ~ 01FFFH 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 RAM1 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 02022H~ 03FFFH 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 RAM2 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 04000H~ 05FFFH 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 RAM3 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 06000H~ 07FFFH 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 RAM4 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 08000H~ 09FFFH 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 RAM5 1 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 A000H~ BFFFH 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 RAM6 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 C000H~ DFFFH 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 RAM7 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 E000H~ FFFFH 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 體號 地址范圍 16進制值 A15 A14 A13 A12 A11 A10 ~ A0 RAM7 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 E000H~ E7FFH 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 0 0 0 0 0 0 0 0 0 0 0 E8FFH~ 0EFFFH 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 F000H~ F7FFH 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 F800H~ FFFFH 1 1 1 1 1 1 1 1 1 1 1 可見，只有當 A12 A11= 11的時，才能選中最后的 2K 原方案中，當地址為 E000H~E7FFH、 E8FFH~0EFFFH和F000H~F7FFH也能選中 RAM3，這與題意不相符合。 上述地址為十進制，按字節(jié)編址。 ?地址空間分布分析同前 ?需要 ROM和 RAM的片數量 需要 ROM的數量為： 16K 8 16K 8 = 1 需要 RAM的數量為： 40K 8 8K 8 = 5 ?擴展 片選移碼可以有兩種選擇方式 1）以 16K單體為目標，每個片選譯碼線選擇 16K的存儲空間 注意： 保留區(qū)只有 8K，不能使用一完整的譯碼輸出線 3 2 4 譯碼 2 1 0 A15 1 4 A15 0 A1 3 A1 2 0 R A M R O M O E M R E Q R /W C P U D7 D0 A C E 8 K 8 D W E * A C E 8 K 8 D W E * A C E 8 K 8 D W E * A C E 8 K 8 D W E * A C E 8K 8 D W E * A C E 16 K 8 D 以 16K單體為目標，每個片選譯碼線選擇 16K的存儲空間 以 8K的單體為目標，每個片選譯碼線選擇 8K的存儲空間 例 4 CPU的地址總線共有 A15 – A0，雙向數據總線 8根 (D7 – D0)， 控制總線中與主存有關的信號是 MREQ， R/W。 ?地址空間分布分析： 0000H ~ 3FFFH (16K) : ROM 4000H ~ 5FFFH ( 8K)） : 保留區(qū) 6000H ~ FFFFH (40K) : RAM區(qū) ?需要 ROM和 RAM的片數量 需要 ROM的數量為： 16K 8 8K 8 = 2 需要 RAM的數量為 ： 40K 8 4K 8 = 10 ?擴展 ROM和 RAM均只需要進行字擴展 ?如何選擇譯碼輸入 ? 以大容量的為目標 (8k單體 ),先將容量小的進行擴充成中 間模塊 ,使容量和位數與大容量的相同。 ?需要 ROM和 RAM的片數量 需要 ROM的數量為： 16K 8 8K 1 = 16片 需要 RAM的數量為： = 40片 RAM和 ROM均需要進行字 /位同時擴展 ?擴展 ? 譯碼線的選擇 參加 譯 碼的線數為 16 log 2 8192 = 16 – 13 = 3根 則 譯 碼器的輸出有 8根，每根輸出選中 64K / 8 =8K的存儲 單元，總共選中 64K個單元。 RAM的控制信號為CS和 WE， CPU的地址線為 A15~A0，數據線為 D7~D0，控制信號有 R/W和訪存請求 MREQ，要求： (1) 如果 ROM和 RAM存儲器芯片都采用 8K 1的芯片，試畫出存儲器與 CPU的連接圖。 本題也可以直接表示成如下圖所示的結構 。 ?CPU訪問存儲器時 ,其發(fā)出的地址和控制信號同時傳給 8個存儲芯片 ,選中每個芯片的同一個單元 . R/W CS=0 topolgy 4)字擴展 ?容量不夠時字擴展 ?所需芯片數量 : ?L= 主存容量 / 存儲體容量 或 : L= 2 CPU地址線數 存儲體地址線數 本例中 L=64/16=4 ?片選產生辦法 : 線選法 \全譯碼法 \部分譯碼法 . 來自 CPU多余地址譯碼輸出． CPU每次只能選中一個存儲芯片中的某個單元 . 5)字擴展時計算不同存儲體的地址范圍 體號 地址范圍 16進制值 A15 A14 A13 ~ A0 0 0 0 0 0， 0 0 0 0 ， 0 0 0 0， 0 0 0 0 0000H ~ 03FFFH 0 0 1 1， 1 1 1 1， 1 1 1 1， 1 1 1 1 1 0 1 0 0 ， 0 0 0 0 ， 0 0 0 0， 0 0 0 0 04000H~ 07FFFH 0 1 1 1 ， 1 1 1 1 ， 1 1 1 1， 1 1 1 1 2 1 0 0 0， 0 0 0 0 ， 0 0 0 0， 0 0 0 0 8000H~ 0BFFFH 1 0 1 1 ， 1 1 1 1， 1 1 1 1， 1 1 1 1 3 1 1 0 0， 0 0 0 0 ， 0 0 0 0， 0 0 0 0 0CFFFH~ 0FFFFH 1 1 1 1， 1 1 1 1 ， 1 1 1 1 ， 1 1 1 1 6)字位同時擴展 ?當用戶所需要的存儲器的容量和數據位均大于存儲體 的容量和數據位時，采用字位同時擴展。則半字長 16位，雙字長 64位 ? 邊界對齊的數據存放如下圖所示。當為低電平時，表明芯片當前接收的是行地址； RAS CAS ：列地址選通信號輸入引腳，低電平有效，表明當前正在接收的是列地址 ( 此時 行選擇 應保持為低電平 ) SRAM和 DRAM的主要區(qū)別 種類 SRAM DRAM 訪問速度 快 慢 刷新電路 不需要 需要 使用場合 高速緩存、嵌入式系統(tǒng) 系統(tǒng)微機內存 價格 高 低 只讀存儲器 ? 相對 RAM而言，只能讀，不能 寫 ，芯片上沒有 R/W 引腳 ? 具有不易失性 ? 有不同的類型 1）掩膜式的 ROM M O S R O M0單元1單元雙 極 型 R O M二 極 管 R O M行 選列 選行 選列 選列 選Vd d行 選列 選行 選行 選列 選列 選行 選 2)一次編程 PROM （熔絲工藝 ) BL3 BL2 BL1 BL0 WL2 WL1 WL0 1 1 1 1 1 0 1 0 3)多次可編寫程 可根據用戶的需要 ,修改 ROM中的內容 ? 根據修改的方式不同 ,又可分為不同的類型 : ? ElectricallyErasable Programmable ReadOnly Memory (E2PROM )電可擦除 ROM 可在線讀和在線寫 ,但斷電后其中的內容不丟失 ?reprogrammable readonly memory (RPROM ) 用光 (紫外線 )來擦除 ROM中的內容 四、信息存儲及存儲器編址 1）存儲字長與數據字長的概念 ?存儲字長：主存的一個存儲單元所包含的二進制位數 ?數據字長 (字長 )：計算機一次能處理的二進制數的位數． 2)目前大多數計算機的主存采用按字節(jié)編址 ,而計算機的字長又包含多個字節(jié) ,如 16位字長、 32位字長和 64位字長，所包含的字節(jié)數分別為 8。 ⑧ 動 態(tài)存儲器舉例 ? 64K ? 1 存儲體 :需１６位地址，由 4 個 128 ?128 的存儲陣列構成； ? 地址鎖存器 : 2164A 采用雙譯碼方式，受封裝限制， 16 位地址信息通過同一組引腳分兩次送入，故在芯片內部需要能保存 8 位地址信息的地址鎖存器； ?1/4I/O 門電路： 由行、列地址信號的最高位控制，能從相應的 4 個存儲矩陣中選擇一個進行輸入／輸出操作； ?數據輸入緩沖器 用以暫存輸入的數據； ?數據輸出緩沖器 用以暫存要輸出的數據； ?行、列時鐘緩沖器： 用以協(xié)調行、列地址的選通信號； ?寫允許時鐘緩沖器： 用以控制芯片的數據傳送方向； ?128 讀出放大器： 4 個 128 讀出放大器接收由行地址選通的 4 128