計算機維修技術(shù)第3版第05章內(nèi)存系統(tǒng)結(jié)構(gòu)與故障維修-文庫吧資料
2025-05-09 06:36本頁面
【正文】 內(nèi)存類型 DDR3 DDR2 DDR JEDEC標(biāo)準(zhǔn) PC36400/8500/10600/12800 PC23200/43003/53007 PC1600/2100/2700 內(nèi)存標(biāo)注 DDR3800/1066/1333/1600 DDR2400/533/667/800 DDR200/266/333/400 內(nèi)存時鐘頻率 （ MHz） 100/133/166/200 100/133/166/200 100/133/166/200 數(shù)據(jù)傳輸頻率 （ MHz） 800/1000/1333/1600 400/533/667/800 200/266/333/400 總線位寬 （ bit） 64 64 64 總線帶寬 （ GB/s） 內(nèi)存插座類型 240腳 DIMM 240腳 DIMM 184腳 DIMM 工作電壓 （ V） 177。 采用了延時鎖相環(huán)（ DLL）技術(shù) ； 在時鐘脈沖的上升沿和下降沿都可以傳輸數(shù)據(jù) ； 采用同步電路，使指定地址、數(shù)據(jù) 傳輸?shù)?步驟既能獨立執(zhí)行，又與 CPU保持完全同步。 解決方案： 服務(wù)器內(nèi)存條上 增加了 寄存器芯片 ； 內(nèi)存控制信號僅僅針對寄存器 芯片通信 ，不用對內(nèi)存條上每個內(nèi)存芯片輸出信號 ； 這降低了內(nèi)存控制 器 的負(fù)載 ； 寄存器的作用是穩(wěn)定命令 和 地址信號，隔離外部干擾 。 在 DDR 1/2/3內(nèi)存條 中 ，這 3個器件都相同。 PLL（鎖相環(huán)） ：減少內(nèi)存時延，保證數(shù)據(jù)同步。 SODIMM內(nèi)存條機械尺寸更短 。 SODIMM內(nèi)存條基本結(jié)構(gòu) SODIMM內(nèi)存條主要用于筆記本計算機 。 缺點 ： 要求 采用 高密度內(nèi)存芯片 ； 應(yīng)用：廣泛用于 筆記本計算機 。 （ 3）方案 3： 采用 128Mbit 16的內(nèi)存 芯片，需要 4個內(nèi)存 芯片 。 （ 2）方案 2： 采用 128Mbit 8的內(nèi)存 芯片，需要 8個內(nèi)存芯片 。 （ 1）方案 1： 采用 128Mbit 4的內(nèi)存芯片，需要 16個內(nèi)存芯片。 8bit 由上式可見： Bank容量和芯片 I/O位寬由芯片廠商提供； 采用不同位寬的芯片，可以設(shè)計不同容量的內(nèi)存條； 內(nèi)存條有不同容量和不同芯片的設(shè)計方案。 UnbDIMM內(nèi)存條基本結(jié)構(gòu) 1． UnbDIMM內(nèi)存條設(shè)計方案 UnbDIMM內(nèi)存條主要用于臺式計算機 ； 主板中內(nèi)存總線位寬是固定的（ 64位）； 主板對內(nèi)存條的容量和數(shù)量都有限制 。 SODIMM（小外型內(nèi)存模組） 筆記本 計算機使用的 DIMM； 市場上絕大部分是無 ECC型。 采用 16bit的 I/O位寬芯片時，需要 4顆（ 16bit 4顆 =64bit）芯片； 8bit的 I/O位寬芯片，需要 8顆（ 8bit 8顆 =64bit）； 4bit的 I/O位寬芯片，需要 16顆（ 4bit 16顆 =64bit）。 組成一個 Rank（ 64bit）就需要多個內(nèi)存芯片并聯(lián)工作。 如果采用 8個這樣的內(nèi)存芯片，則可以構(gòu)成一個 512MB的內(nèi)存條（ 1個 Rank）； 如果采用 16個這樣的內(nèi)存芯片 ， 則可以構(gòu)成一個 1GB的內(nèi)存條（ 2個 Rank）。 內(nèi)存條 的基本結(jié)構(gòu) 內(nèi) 存條的容量 1．內(nèi)存芯片技術(shù)規(guī)格 內(nèi)存芯片容量采用 “M W”的形式表示， M表示 1個數(shù)據(jù) I/O接口的最大存儲容量，單位 bit； W表示內(nèi)存芯片輸入 /輸出位寬。 定時對存儲單元進行充電稱為 “動態(tài)刷新 ”； 在技術(shù)上實現(xiàn)存儲單元的動態(tài)刷新并不困難。 內(nèi) 存的讀寫與刷新 3．內(nèi)存系統(tǒng)的刷新過程 存儲單元中，電容的電荷會慢慢泄漏 ； DDR2內(nèi)存的充電時間為 60ns左右 ； DDR3內(nèi)存的 充電時間為 36ns左右 。 寫操作與讀過程基本相同 ； 只是在列尋址時， WE為有效狀態(tài) ； 行尋址與列尋址的時序與讀操作一樣。 讀操作時，讀出放大器會保持?jǐn)?shù)據(jù)的邏輯狀態(tài)，再次讀取同一數(shù)據(jù)時，它直接發(fā)送，不用再進行新的尋址。 讀操作形式有：順序讀，隨機讀，突發(fā)讀，讀 寫，讀 預(yù)充電，讀 狀態(tài)中止等。 一個 Bank對應(yīng)一個讀出放大器（ SAMP）通道 。 從 CAS與讀命令發(fā)出 ， 到第一次數(shù)據(jù)輸出的時間定義為 CL（列地址選通潛伏期）。 內(nèi)存芯片的位寬較小，需要用多個芯片構(gòu)成一個內(nèi)存條。 部分 64位 CPU集成了內(nèi)存控制器 ， 因此支持最大內(nèi)存容量也就由 CPU、 主板和操作系統(tǒng)來決定 。 32位系統(tǒng)的最大物理尋址能力支持到 4GB內(nèi)存 。 計算機最大內(nèi)存 北橋芯片內(nèi)部帶有內(nèi)存控制器 ， 因此內(nèi)存的一些重要參數(shù)也由芯片組決定 。 DDR1內(nèi)存芯片中的 Bank為 2或 4個 ； DDR2內(nèi)存芯片中的 Bank為 4或 8個 ； DDR3中 Bank為 8或 16個。 存儲陣列 尋址： 先指定 存儲塊（ Bank）； 再指定 行 號和 列 號 ， 就 可以準(zhǔn)確找到存儲單元。 SDRAM屬于 DRAM， 它不是 SRAM。 存儲單元工作原理 SRAM存儲單元 結(jié)構(gòu) 存儲單元工作原理 SRAM芯片半導(dǎo)體電路 （ 放大 ） 存儲單元工作原理 【 補充 】 SRAM不需要周期性刷新； 因此 SRAM功率消耗比 DRAM低； CPU內(nèi)部的 Cache采用 SRAM作為存儲單元； DRAM與 SRAM的性能差別在縮小 。 SRAM存儲單元 組成 一個 SRAM存儲單元 由 6個晶體管組成 。 存儲單元工作原理 3． SRAM存儲單元（ Cell）工作原理 SRAM工作原理 當(dāng)開關(guān) C接通 時，相當(dāng)于邏輯 “1”狀態(tài) ； 當(dāng)開關(guān) C關(guān)閉 時，相當(dāng)于邏輯 “0”狀態(tài) 。 水在高位時為 “ 1”； 水在低位時為 “ 0”； 但是水桶總是漏水 。 DDR內(nèi)存 的 規(guī)定刷新周期為 64ms。 動態(tài)刷新是周期性的 對存儲單元 進行讀出、放大、回寫操作。 （ 5）數(shù)據(jù)保持 當(dāng) WL=0時， 晶體管 M處于斷開（ OFF）狀態(tài)，數(shù)據(jù)線D不 允許 寫入或讀出， 存儲單元 保持原來狀態(tài)
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1