【正文】 i的關(guān)系稱為電壓傳輸特性?！?1Ci7 4 L S 8 67 4 L S 5 12 3 4 561 243561 1 3 1 0 98（ b ） 全 加 器 電 路 的 原 理 圖 及 接 線 圖單元 2 集成邏輯門電路 實(shí)現(xiàn)全加器的邏輯圖方法二 邏輯表達(dá)式為 1 1 1 111i i i i i i i i i i i i ii i i i i i iS A B C A B C A B C A B CC A B A C B C? ? ? ???? ? ? ? ???? ? ? ??AiBiCi 1amp?！?1amp。7 4 L S 5 1amp。Ai＝ 1＝ 1BiCi 1SiCiCi 11234561 0987 4 L S 0 07 4 L S 8 6123 456（ a ） 全 加 器 電 路 的 原 理 圖 及 接 線 圖單元 2 集成邏輯門電路 Ci 112 3 45 6 7891 01 11 21 31 4= 17 4 L S 8 6= 1 = 1= 1邏 輯 電 平+ 5 V+ 5 VSiCiAiBi12 3 45 6 7891 01 11 21 31 4amp。amp。amp。amp。 設(shè)兩個(gè)加數(shù)分別用 Ai、 Bi表 示，低位來的進(jìn)位用 Ci1表示，本位和數(shù)用 Si表示，向高位的進(jìn)位用 Ci表示，全加器的真值表，如表所示。+ 5 V7 4 L S 0 8SiCiAiBiSiCiamp。amp。半加器的邏輯表達(dá)式為： 0 00 11 01 10 01 01 00 1Ai Ci Si Bi 輸 入輸 出i i i i i i ii i iS A B A B A BC A B? ? ? ??半加器的真值表 單元 2 集成邏輯門電路 半加器的邏輯圖及接線圖 ： 12 3 45 6 7891 01 11 21 31 4= 17 4 L S 8 6= 1 = 1= 1邏 輯 電 平12 34567891 01 11 21 31 4amp。 (1)半加器 :能對(duì)兩個(gè) 1位二進(jìn)制數(shù)相加而求得和及進(jìn)位的邏輯電路稱為半加器。(b)135247。并比較結(jié)果： (a)9247。 解： 單元 2 集成邏輯門電路 (4)除法 :二進(jìn)制除法與十進(jìn)制除法的過程一樣。比較答案： (a)5 3。比較運(yùn)算結(jié)果： (a)2710； (b)1923。對(duì)比兩組運(yùn)算 結(jié)果： (a)4+3； (b)147+75 十進(jìn)制 二進(jìn)制 解： 單元 2 集成邏輯門電路 (2)減法 ： 兩個(gè)一位二進(jìn)制數(shù)減法，可能的 4種組合如下所示： 其中本位差數(shù)用 Ri表示，向高位的借位用 Di表示。 單元 2 集成邏輯門電路 743+0 0 0 0 0 1 0 00 0 0 0 0 0 1 1+0 0 0 0 0 1 1 1( a )2 2 21 4 77 5+1 0 0 1 0 0 1 10 1 0 0 1 0 1 1+1 1 0 1 1 1 1 0( b )例 完成下列十進(jìn)制加法。amp。amp。邏輯電路連接74LS00的 IC外部引腳，如圖 (b)所示。并寫出邏輯表達(dá)式。amp。 集成門電路的應(yīng)用 一、集成門電路的應(yīng)用 單元 2 集成邏輯門電路 電 平 顯 示1 4 1 3 1 2 1 1 1 09812 34 5 67A BFCVD DD邏 輯 電 平C D 4 0 1 1BADCFamp。 ui/uoCuo/uiT GC單元 2 集成邏輯門電路 例 ： 正確連接 4011CMOS集成芯片的外部線路，實(shí)現(xiàn)圖 (a)所示電路。其中 C和C為互補(bǔ)控制端，其低電平為 0V，高電平為 VDD，輸入電壓 ui在 0~VDD范圍內(nèi)變化。A3B3EN3amp。 單元 2 集成邏輯門電路 CDA1B1EN1amp。E N 當(dāng) EN=1時(shí)，使與非門能正常工作，即輸出，故EN端又稱使能端；當(dāng) EN=0時(shí)，輸出端呈現(xiàn)高阻抗，這時(shí)稱 EN高電平有效 三 態(tài)門的主要用途是實(shí)現(xiàn)用同一根導(dǎo)線輪流傳送 n個(gè)不同的數(shù)據(jù)或控制信號(hào)，如圖所示。 （ a ）（ b ）ABZE Namp。 amp。 在輸入都為高電平時(shí)，輸出才為低電平， LED亮； OC門輸出高電平時(shí)，LED暗。 單元 2 集成邏輯門電路 用作驅(qū)動(dòng)電路 。邏輯電平CDABCDABZ ??? 兩個(gè) OC門線與時(shí)其邏輯功能為 ： amp。所以，集電極開路與非門很容易實(shí)現(xiàn)線與，因而擴(kuò)展了 TTL與非門的功能。ACA B CZ ?十一、其它功能的 邏輯門電路簡介 單元 2 集成邏輯門電路 OC門的應(yīng)用： 實(shí)現(xiàn)線與 。OC門工作時(shí)需要輸出端 Z和電源 VCC之間外接一個(gè)上拉負(fù)載電阻 R。 ： ① 其余的輸入端是什么邏輯狀態(tài)時(shí)，允許脈沖通過？脈沖通過時(shí)，輸入和輸出波形有何差別？ ② 如果僅僅想用一個(gè)控制端控制輸入信號(hào)的通斷，其余端口如何處理？ 十、問題與討論 單元 2 集成邏輯門電路 (OC門 )和 CMOS漏極開路與非門 (OD門 ) TTL集電極開路與非門也叫 OC門。amp。amp。 A B Y0 00 11 01 1真值表 九、 CMOS與非門 單元 2 集成邏輯門電路 12 3 45 6 7891 01 11 21 31 4VD D1 Y4 Y3 B2 Y 2 B4 B4 A1 B3 Y1 A3 A2 A1 4327邏 輯 電 平電 平 顯 示1C D 4 0 1 1+ 5 VVS Samp。圖 (a)給出了 CD4011引腳排列圖。將測(cè)試結(jié)果記錄在表中，判斷是否滿足其邏輯功能。≥ 11 4+5 V1 01 37邏 輯 電 平電 平 顯 示17 4 L S 5 19amp。1 AN C 1 D2 C 2 Y1 BN C2 B1 C2 A1 Y2 Damp。 A B Y0 00 11 01 1真值表 單元 2 集成邏輯門電路 12 3 45 6 7891 01 11 21 31 4G N DVC Camp。 真值表 單元 2 集成邏輯門電路 12 3 45 6 7891 01 11 21 31 4G N DVC C= 11 A 1 B 1 Y 2 A 2 B2 Y4 B 4 A 4 Y 3 B3 A3 Y= 1 = 1= 11 41 2 7邏 輯 電 平電 平 顯 示37 4 L S 8 6= 1+ 5 V（ a ） 7 4 L S 8 6 引 腳 排 列 圖 （ b ） 異 或 門 邏 輯 功 能 測(cè) 試 接 線 圖六、異或門電路 單元 2 集成邏輯門電路 74LS86是四 2輸入異或門電路，引腳排列如圖 (a)所示，測(cè)試其邏輯功能的接線方法如圖 (b)所示。邏 輯 電 平37 4 L S 0 0+ 5 V1 k H z5 V單元 2 集成邏輯門電路 12 3 45 6 7891 01 11 21 31 4G N DVC C1 Y4 A3 B2 Y 2 B4 Y4 B1 B3 Y1 A3 A2 A≥ 1≥ 1≥ 1≥ 11 432 7邏 輯 電 平電 平 顯 示17 4 L S 0 2≥ 1+ 5 V（ a ） 7 4 L S 0 2 引 腳 排 列 圖 （ b ） 或 非 門 邏 輯 功 能 測(cè) 試 接 線 圖五、或非門電