電路cad版圖設(shè)計(jì)ppt課件-文庫(kù)吧資料
2025-05-07 18:20本頁(yè)面
【正文】 Micro wind是 CMOS集成電路物理層版圖 (Layout)設(shè)計(jì)和性能仿真軟件，它包含數(shù)字和模擬元件圖庫(kù)、版圖編輯器、參數(shù)提取分析器及版圖仿真器。通過(guò)對(duì)矩形、多邊形、圓、線段等基本圖形的描述，圖樣定義描述，附加圖樣調(diào)用功能等，可以實(shí)現(xiàn)版圖圖形的層次性描述。作為一種二進(jìn)制流格式， GDSII格式占用的空間較少，但可讀性較差。 版圖設(shè)計(jì) 第頁(yè) 制版 二、版圖數(shù)據(jù)交換的格式 為了便于與制版設(shè)備以及其它 CAD系統(tǒng)進(jìn)行數(shù)據(jù)交換，出現(xiàn)了一些較通用的版圖數(shù)據(jù)交換格式，主要包括 GDSII格式、 CIF格式和EDIF格式等。 電子束制版機(jī)則是通過(guò)計(jì)算機(jī)控制電子束的掃描進(jìn)行曝光、制版。專(zhuān)用制版設(shè)備包括光學(xué)圖形發(fā)生器、電子束制版機(jī)等。 版圖設(shè)計(jì) 第頁(yè) 制版 一、制版技術(shù) 早期的掩膜版制備技術(shù)是先畫(huà)出比實(shí)際掩膜版大幾百倍的總圖，然后把總圖覆蓋到紅膜上，經(jīng)過(guò)扎孔、刻圖、揭膜、初縮照相和分步精縮等工序得到實(shí)際掩膜版。一般通過(guò)后仿真實(shí)現(xiàn)，通過(guò)參數(shù)提取程序提取出實(shí)際版圖參數(shù)和寄生電阻、寄生電容等寄生參數(shù)，進(jìn)一步生成帶寄生參數(shù)的器件級(jí)網(wǎng)表，對(duì)此進(jìn)行模擬分析，即后仿真。它是一個(gè)同構(gòu)比較問(wèn)題，主要需要解決邏輯等價(jià)而拓?fù)洳坏葍r(jià)問(wèn)題，并保證網(wǎng)表錯(cuò)誤不擴(kuò)散，當(dāng)發(fā)現(xiàn)不匹配節(jié)點(diǎn)時(shí)并不影響網(wǎng)表其他部分的比較。它的功能比 ERC強(qiáng)大，可以檢查出 ERC無(wú)法檢查出的設(shè)計(jì)錯(cuò)誤，也可以實(shí)現(xiàn)錯(cuò)誤定位。 網(wǎng)表一致性檢查主要用于保證進(jìn)行電路功能和性能驗(yàn)證之前避免物理設(shè)計(jì)錯(cuò)誤。 電學(xué)規(guī)則檢查有相應(yīng)的程序完成，常用的是 ERC程序。電學(xué)規(guī)則檢查界于幾何設(shè)計(jì)規(guī)則檢查和行為級(jí)分析之間，其主要作用是在功能和性能檢查前對(duì)提取出的電路網(wǎng)表檢測(cè)出有沒(méi)有電路意義的連接錯(cuò)誤。 用戶(hù)可以根據(jù)具體工藝條件對(duì)版圖圖形的幾何限制，按指定的輸入語(yǔ)言格式編寫(xiě) DRC檢查文件，通過(guò)運(yùn)行 DRC程序完成設(shè)計(jì)規(guī)則的檢查。 版圖設(shè)計(jì) 第頁(yè) 版圖的檢查與驗(yàn)證 版圖設(shè)計(jì) 第頁(yè) 版圖的檢查與驗(yàn)證 幾何設(shè)計(jì)規(guī)則檢查 幾何設(shè)計(jì)規(guī)則檢查是以給定的設(shè)計(jì)規(guī)則為標(biāo)準(zhǔn)，對(duì)最小線寬、最小圖形間距，最小接觸孔尺寸、柵和源漏區(qū)的最小交疊等工藝限制進(jìn)行檢查。 另一方面，完成版圖設(shè)計(jì)的電路性能由于諸多物理因素的介入，與邏輯設(shè)計(jì)、電路設(shè)計(jì)的結(jié)果相比會(huì)有一定的變化。常常需要人工修改及補(bǔ)充布線。 值得指出的是，對(duì)于自動(dòng)版圖設(shè)計(jì)系統(tǒng)，有相應(yīng)的工藝文件和與工藝直接相關(guān)的單元庫(kù)支持；而在進(jìn)行版圖的人工設(shè)計(jì)時(shí)，設(shè)計(jì)人員必須在一定的設(shè)計(jì)規(guī)則限制下進(jìn)行設(shè)計(jì)，考慮線寬、間距，重疊、出頭等特定的要求。 版圖圖形都是由一些基本圖形 (如矩形、多邊形、連線以及某些特殊圖形等 )組合而成的。 版圖設(shè)計(jì) 第頁(yè) 版圖的設(shè)計(jì)方法 三、版圖的手工設(shè)計(jì) 除了上述自動(dòng)和半自動(dòng)版圖設(shè)計(jì)方法以外，全人工版圖設(shè)計(jì)在底層單元設(shè)計(jì)、單元庫(kù)單元設(shè)計(jì)及模擬電路設(shè)計(jì)等方面仍發(fā)揮著重要作用。但這種技術(shù)設(shè)計(jì)周期較長(zhǎng)，因此為了提高設(shè)計(jì)效率，提出了用符號(hào)進(jìn)行版圖設(shè)計(jì)，既符號(hào)式版圖設(shè)計(jì)，與此相對(duì)應(yīng)的CAD軟件稱(chēng)為版圖的半自動(dòng)設(shè)計(jì)軟件。對(duì)于底層單元，通常采用手工設(shè)計(jì)優(yōu)化每個(gè)器件的器件參數(shù)，以獲得最佳性能和最小芯片面積。 采用這種算法時(shí)，一般先進(jìn)行總體布線，將布線區(qū)分成若干水平和垂直的布線通道，把線網(wǎng)合理地分配到各布線通道中，避免局部擁擠
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1