【正文】 電路作不同計數(shù)時 , 分別從不同的 CLK端 輸入 . 有 加 /減控制 的同步二進制可逆計數(shù)器電路的設(shè)計思路：以 T觸發(fā)器設(shè)計例 (1) i=0 T0=1。 5）自啟動性檢查。根據(jù)激勵表，借助卡諾圖 或其它化簡方法，寫出輸出方程和驅(qū)動方程的簡化 表達式。 3) 根據(jù)狀態(tài)表 , 求 輸出方程 和 驅(qū)動方程 并化簡 。 以 T觸發(fā)器構(gòu)成 8421BCD碼加法計數(shù)器為例討論 1) 列出 8421BCD碼加法計數(shù)器的狀態(tài)表 。 amp。 amp。 ② Ti=Qi1Qi2…Q 0 (i≠0). n n n 2. 同步十進制計數(shù)器 (1) 電路組成和邏輯功能分析 1J 1K C1 F0 Q Q0 1 1J 1K C1 F1 Q Q1 1J 1K C1 F2 Q 1J 1K C1 F0 Q CLK Q Q Q Q3 Q2 Q amp。 Q0為低位 . T觸發(fā)器構(gòu)成的帶進位標志的 四位 同步 二進制 加法 計數(shù)器： 演示 計數(shù)器的驅(qū)動方 程和輸出方程： T0=1 T1=Q0 T2=Q1Q0 T3=Q2Q1Q0 C=Q3Q2Q1Q0 n n n n n n n n n n 計數(shù)器的狀態(tài)方程： T觸發(fā)器的特性方程 : Qn+1=TQn+TQn =T⊕ Qn Qn+1=Qn Qn+1=Qn ⊕ Qn Qn+1=Qn ⊕ (QnQn) Qn+1=Qn ⊕ (QnQnQn) 0 0 0 0 0 1 1 1 1 2 2 2 3 3 Q3 Q2 Q1 Q0 Q3 Q2 Q1 Q0 C 0 0 0 0 0 0 0 1 0 0 0 0 1 0 0 1 0 0 0 0 1 0 0 0 1 1 0 0 0 1 1 0 1 0 0 0 0 1 0 0 0 1 0 1 0 0 1 0 1 0 1 1 0 0 0 1 1 0 0 1 1 1 0 0 1 1 1 1 0 0 0 0 1 0 0 0 1 0 0 1 0 1 0 0 1 1 0 1 0 0 1 0 1 0 1 0 1 1 0 1 0 1 1 1 1 0 0 0 1 1 0 0 1 1 0 1 0 1 1 0 1 1 1 1 0 0 1 1 1 0 1 1 1 1 0 1 1 1 1 0 0 0 0 1 Qn Qn+1 狀態(tài)表 CLK (2) 同步二 進制加法計數(shù)器的特點 (1)由 n 個觸發(fā)器構(gòu)成的同步二進制加法計數(shù)器的模為 2n, 沒有多余狀態(tài) ,狀態(tài) 利用率最高 。 amp。 C: 計數(shù)器的進位標志 . 1J 1K C1 F0 Q Q0 T0=1 1J 1K C1 F1 Q Q1 T1 1J 1K C1 F2 Q Q2 T2 1J 1K C1 F0 Q Q3 T3 amp。 CLK: 計數(shù)脈沖 。 R0(1) R0(2) S9(1) S9(2) CTR CLK 0 CLK0 5421BCD計數(shù)器波形圖： 1 2 3 4 5 6 7 8 9 1 0C L KQ1Q2Q3Q05 4 2 1 B C D 計 計 計 計 計 計兩片 74290級聯(lián)實現(xiàn)模 100計數(shù)器 R0 ( 1 )S9 ( 1 )R0 ( 2 )S9 ( 2 )C 0C 1C T R7 4 2 9 0Q3Q2Q1Q0R0 ( 1 )S9 ( 1 )R0 ( 2 )S9 ( 2 )C 0C 1C T R7 4 2 9 0Q3Q2Q1Q0C L KQ3Q2Q1Q0Q3Q2Q1Q0個 位 十 位 模 1 0 0 計 數(shù) 器1. 同步二進制計數(shù)器 同步計數(shù)器 (1) 電路組成和邏輯功能分析 *同步二進制加法計數(shù)器設(shè)計思想 ? 根據(jù)計數(shù)器的功能要求， n位二進制計數(shù)器用 n個存儲單元電路組成，存儲單元的狀態(tài)表示二進制數(shù)，存儲單元由觸發(fā)器實現(xiàn)； ? 輸入脈沖將使各位觸發(fā)器的狀態(tài)按計數(shù)規(guī)律變化，即每輸入一個脈沖，由觸發(fā)器的狀態(tài)表示的二進制數(shù)必須加 1； ? 由于是 同步 計數(shù)器，輸入脈沖將同步加到各觸發(fā)器的時鐘輸入端，因此只有通過控制觸發(fā)器的驅(qū)動信號來達到控制觸發(fā)器狀態(tài)的目的。 0000 0001 0010 0011 0100 1000 1001 1010 1011 1100 Q0Q3Q2Q1 Q0 Q1 Q2 Q3 DIV2 DIV5 amp。 R0(1) R0(2) S9(1) S9(2) CTR CLK CLK1 0 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 Q3Q2Q1Q0 8421BCD計數(shù)器波形圖： 1 2 3 4 5 6 7 8 9 1 0C L KQ0Q1Q2Q38 4 2 1 B C D 計 計 計 計 計 計2） 將 Q3和 CLK0相連 ,計數(shù)脈沖從 CLK1輸入 , Q0Q3Q2Q1 輸出。 74290構(gòu)成模 10計數(shù)器 Q0 Q1 Q2 Q3 DIV2 DIV5 amp。 1 1J 1K C1 Q Q FF1 Q1 1J 1K C1 Q Q 1 FF2 Q2 1J 1K C1 Q Q 1 FF3 Q3 CLK 電路圖 amp。在 CLK脈沖的作用下 ,Q2 Q1按 00,01,10,11,00..變化 . 1 1 0 0 0 1 0(3) 當 Q2Q1=11時 , J3=1 , 在下一個 CLK作用下 ,Q3將由 0狀 態(tài)變?yōu)?1狀態(tài) ,同時 J1變?yōu)? ,Q3Q2Q1=100,J1=J3=0。 S9(2)=0 *異步模 5計數(shù)器電路工作原理 : 1 1J 1K C1 Q Q FF1 Q1 1J 1K C1 Q Q 1 FF2 Q2 1J 1K C1 Q Q 1 FF3 Q3 CLK 電路圖 amp。R 0(2)=0，且 S9(1) = S9(2)=1 Q3Q2Q1Q0=1001 3）計數(shù)： R0(1) Q211( 8 )( 4 )( 5 )( 9 )( 1 )( 3 )( 1 0 )( 1 1 )( 1 2 )( 1 3 )G1G210異 步 十 進 制 計 數(shù) 器7 4 2 9 0邏 輯 圖模 5計數(shù)器 74290邏輯功能： 1）異步清零： R0(1)=R0(2)=1，且 S9(1)S9 ( 1 )S9 ( 2 )R0 ( 1 )R0 ( 2 )1amp。amp。 2) 通過外電路，將這兩組計數(shù)器相連，可構(gòu)成模 10計 數(shù)器，這類集成電路也稱為二 — 五 — 十進制計數(shù)器。 1 J1 KC 11 J1 KC 11 J1 KC 11 J1 KC 1C L K A1R R R RQ0Q1Q2Q3F F0F F1F F2F F3amp。這些計數(shù)器的共同特點是： 1) 每個集成電路內(nèi)部有兩組彼此獨立的計數(shù)器，一組為模 2計數(shù)器，另一組為模 8計數(shù)器 。否則就不具有自啟動特性。觸發(fā)器 構(gòu)成的異步十進制 加法 計數(shù)器 : 1 J1 KC 1R1F0Q01 J1 KC 1RF1Q11 J1 KC 1RF2Q21 J1 KC 1RF3Q3C L Kamp。常稱這種計數(shù)器為 分頻器 。如將 Qi1和 CLKi相連 ,則構(gòu)成 加法 計數(shù)器 。如將 Qi1和 CLKi相連 ,則構(gòu)成 減法 計數(shù)器 。 ) 1 J1 KC 11 J1 KC 11 J1 KC 11 J1 KC 1C L K1R R R RQ0Q1Q2Q3F F0F F1F F2F F3RD 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 CLK Q0 Q1 Q2 Q3 二進制減法計數(shù)器波形圖 （ 2） 異步二進制計數(shù)器的特點 1）異步二進制計數(shù)器可由 T39。因此 ,只要將 T′觸 發(fā)器從 1變?yōu)?0時輸出端電位的跳變做為進位信號 , 并接 至高一位觸發(fā)器的時鐘輸入端 , 就可以得到多位二進制 加法計數(shù)器了。 計數(shù)器 計數(shù)器功能 : 統(tǒng)計輸入脈沖的個數(shù)。 3. 計數(shù)器和寄存器的典型應(yīng)用 。第 6章 常用時序邏輯功能器件 在本章中，重點介紹計數(shù)器和寄存器，內(nèi)容包括 : 1. 各種類型計數(shù)器和寄存器的電路組成 。 2. 典型計數(shù)器和寄存器集成電路 。 4. 計數(shù)器和寄存器