【正文】 EAEAOO??????????????????????????????????邏輯表達(dá)式 第四章 組合邏輯電路 第四章 組合邏輯電路? 74LS148 表 4 – 11 優(yōu)先編碼器的功能表 EI=1時(shí)，電路都不會(huì)有輸出，所有輸出端都處于高電位 A0A1A2 CS EO 為 11111 EI=0時(shí) ，輸出函數(shù)的邏輯值才決定于輸入變量的取值 EO為使能輸出端。 下面以 74LS148為例來討論集成優(yōu)先編碼器。 74LS148是 8線－ 3線優(yōu)先編碼器，其應(yīng)用非常廣泛 ,例如，常用計(jì)算機(jī)鍵盤，其內(nèi)部就是一個(gè)字符編碼器。amp。 解 :（ 1）根據(jù)題意知，同一時(shí)間電話室只能處理一部電話，假如用 A、 B、 C分別代表火警、 急救、工作三種電話，設(shè)電話鈴響用 1表示，鈴沒響用 0表示。 例 : 電話室有三種電話， 按由高到低優(yōu)先級(jí)排序依次是火警電話，急救電話，工作電話，要求電話編碼依次為 00、 0 10。圖 4 – 19 8421BCD碼編碼器 如 S在位置 6，即接地，則其它均屬高電位， 故 ABCD=0110。 amp。 0 CD 00 01 11 10 4 1 3 2 5 7 6 8 9 00 01 11 10 AB 圖 4 – 18 8421BCD編碼矩陣 第四章 組合邏輯電路 第四章 組合邏輯電路自然數(shù) N 二進(jìn)制代碼 A B C D 0 1 2 3 4 5 6 7 8 9 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 表 410 8421BCD編碼表 第四章 組合邏輯電路 第四章 組合邏輯電路各輸出端函數(shù)表示式 ： _______________975319753176327632765476549898?????????????????????DCBA第四章 組合邏輯電路 第四章 組合邏輯電路＋ UCC1234567890SA B C Damp。 如 S在位置 5，表示它接高位，其它均屬接地，故ABC＝ 101 A=4+5+6+7 B=2+3+6+7 C=1+3+5+7 第四章 組合邏輯電路 第四章 組合邏輯電路例 12 將十進(jìn)制數(shù) 0， 1， 2， …， 9 編為 8421BCD碼 。 0 BC 00 01 11 10 4 1 3 2 5 7 6 0 1 A 圖 4–16 三位二進(jìn)制代碼編碼矩陣 第四章 組合邏輯電路 第四章 組合邏輯電路表 4–9 三位二進(jìn)制編碼表 自然數(shù) N 二進(jìn)制代碼 A B C 0 1 2 3 4 5 6 7 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 第四章 組合邏輯電路 第四章 組合邏輯電路第二步由編碼表列出二進(jìn)制代碼每一位的邏輯表達(dá)式 。 （ 8－ 3編碼器 ） 01234567編碼電路ABC圖 4 – 15 三位二進(jìn)制編碼方框圖 第四章 組合邏輯電路 第四章 組合邏輯電路 解： 顯然這就是三位二進(jìn)制編碼器 。 普通編碼器 對(duì)于二進(jìn)制來說 ， 最常用的是自然二進(jìn)制編碼 ， 因?yàn)樗幸欢ǖ囊?guī)律性 ， 便于記憶 ， 同時(shí)也有利于電路的連接 。 2n種狀態(tài)能表示 2n個(gè)數(shù)據(jù)和信息 。 編碼表－ 將信息與代碼的對(duì)應(yīng)關(guān)系，用表格列出來就是編碼表。 對(duì)于二進(jìn)制來說 ， 最常用的是自然二進(jìn)制編碼 ，因?yàn)樗幸欢ǖ囊?guī)律性 ， 便于記憶 ， 同時(shí)也有利于電路的連接 。 例如三位二進(jìn)制數(shù)有八種狀態(tài) ， 可指定它們來表示 0到 7的數(shù) ， 也可指定它們表示 8種特定的含義 。 第四章 組合邏輯電路 第四章 組合邏輯電路 一位二進(jìn)制數(shù)可表示 “ 0”和 “ 1”兩種狀態(tài) ， n位二進(jìn)制數(shù)則有 2n種狀態(tài) 。 譯碼： 把一組二進(jìn)制代碼的特定含義譯出來的過程稱為譯碼 。 為了區(qū)分一系列不同的事物 ， 將其中的每個(gè)事物用一個(gè)二進(jìn)制代碼表示 ， 這就是編碼的含意 。 A3A2A1A0B3B2B1B0S3S2S1S08 4 2 1 B C D“ 1 ”C4余 3 代碼C0四 位全加 器圖 413 用全加器構(gòu)成 8421BCD碼到余3代碼的轉(zhuǎn)換電路 第四章 組合邏輯電路 第四章 組合邏輯電路練習(xí)三 利用 4位 2進(jìn)制加法器和異或門實(shí)現(xiàn) 4位無符號(hào)二進(jìn)制數(shù)的加或減。 S3S200 01 11 10121315 1114 1000011110S1S0S3S2S3S14 3 2 3 1F C S S S S? ? ?進(jìn)位位 除了上述大于 9時(shí)的情況外，如相加結(jié)果產(chǎn)生了進(jìn)位位，其結(jié)果必定大于 9，所以大于 9的條件里加了進(jìn)位位 C4 若用與非門實(shí)現(xiàn)，就在原式的基礎(chǔ)上，兩次求反 _ _ _ _ _ _ _44 3 2 3 1 3 2 3 1F C S S S S C S S S S? ? ? ? ? ?第四章 組合邏輯電路 第四章 組合邏輯電路圖 4 – 12 一位 8421BCD碼加法器電路圖 第四章 組合邏輯電路 第四章 組合邏輯電路 例 9 試采用四位全加器完成 8421BCD碼到余 3代碼的轉(zhuǎn)換 。 如上述后兩種情況： 第四章 組合邏輯電路 第四章 組合邏輯電路 故修正電路應(yīng)含一個(gè)判 9 電路 ， 當(dāng)和數(shù)大于 9 時(shí)對(duì)結(jié)果加 0110， 小于等于 9 時(shí)加 0000。 為此 ， 應(yīng)對(duì)結(jié)果進(jìn)行修正 。解： 兩個(gè) 8421 碼相加 ， 其和仍應(yīng)為 8421 碼 ， 如不是8421 碼則結(jié)果錯(cuò)誤 。 需要 2個(gè)加法器級(jí)聯(lián)。圖 4 – 10 利用全加器實(shí)現(xiàn)二進(jìn)制的乘法 輸入： A0、A B0、 B1。amp。 乘法算式如下： 第四章 組合邏輯電路 第四章 組合邏輯電路∑AB∑ABA0B0B1A1P0P1P2P3C2C1Ci － 1Ci － 1amp。 利用 “ 加補(bǔ) ”的概念 ， 可將減法用加法來實(shí)現(xiàn) ， 如圖： 4 ∑B3B2B1B0C4S3S2S1S0Ci － 1“ 1 ”A3A2A1A01 1 1 1圖 4 – 9 全加器實(shí)現(xiàn)二進(jìn)制減法電路 3 2 1 0 3 2 1 0 1A A A A B B B B? ? ?AB 第四章 組合邏輯電路 第四章 組合邏輯電路 例 7 試 用 全 加 器 完 成 二 進(jìn) 制 的 乘 法 功 能 。 減法運(yùn)算也可以用加法器，其方法是用被減數(shù)加上減數(shù)的補(bǔ)碼。amp。amp。amp。≥1≥1≥1 11111111P1G3P2G2P11G11P01G01 1GnGn ＋ xGn ＋ yGn ＋ z12345678161514131211109G N DFPP3G3P0G0P1G1FGGn ＋ zGnG2P2UCC( b )Gn ＋ yGn ＋ x( a )amp。amp。 74LSl82邏輯圖及引腳圖如圖 4—8所示。 在 74LS283進(jìn)行級(jí)聯(lián)擴(kuò)展時(shí)，其各片的進(jìn)位也是超前進(jìn)位。圖 4–7 74LS283 邏輯圖與引腳圖 (a) 邏輯圖 (b) 引腳圖 第四章 組合邏輯電路 第四章 組合邏輯電路 由于 74LS283采用了超前進(jìn)位，故 10ns便可產(chǎn)生進(jìn)位輸出信號(hào) CO(即 C3),但利用 74LS283級(jí)聯(lián)擴(kuò)展成八位或多于八位的二進(jìn)制加法器時(shí)，片間仍然串行進(jìn)位，影響了運(yùn)行速度。amp。amp。amp。amp。amp。amp。1amp。amp。將其代入 Si, Ci表達(dá)式中得遞推公式 ?11??????iiiiiiiCPGCCPS第四章 組合邏輯電路 第四章 組合邏輯電路這樣可得各位進(jìn)位信號(hào)的邏輯表達(dá)式如下： 101230123123233233310120222122210101101111000???????????????????????CPPPPGPPPGPPGPGCPGCCPPPGPPGCPGCCPPGPGCPGCCPGC第四章 組合邏輯電路 第四章 組合邏輯電路1 ≥11 ≥11 ≥11 ≥11≥1B3A3≥1≥1B2A2A1B1≥1C－ 1B0A0＝ 1P3＝ 1P2P1＝ 1P0C0C1C2S0S1S2S3CO( C3)12345678161514131211109G N DC－ 1B0A0S0A1B1S1COS3B3A3S2A2B2UCC( a ) ( b )＝ 1amp。 11)( ????????iiiiiiiiiiCBABACCBAS 各級(jí)進(jìn)位都可同時(shí)產(chǎn)生，這樣每位加法不必等低位運(yùn)算結(jié)果，故提高了運(yùn)算速度。圖 4 – 5 用與或非門組成全加器 第四章 組合邏輯電路 第四章 組合邏輯電路 3. 多位二進(jìn)制加法 實(shí)現(xiàn)兩個(gè) n位二進(jìn)制相加時(shí)，可用 n位全加器，其進(jìn)位方式有兩種： 串行進(jìn)位 目前生產(chǎn)的 74LS83為四位串行進(jìn)位加法器 超前進(jìn)位 74LS283為超前進(jìn)位四位加法器 第四章 組合邏輯電路 第四章 組合邏輯電路(1)串行進(jìn)位 圖為四位串行進(jìn)位加法器 ,每一位的進(jìn)位送給下一位 的進(jìn)位輸入端。BiAiCi － 1Ci ＋ 1Si圖 4 – 4 用異或門構(gòu)成全加器 第四章 組合邏輯電路 第四章 組合邏輯電路1____1________1__1__1__1__1________