[工學(xué)]第2章集成邏輯門-文庫(kù)吧資料
2025-01-25 08:35本頁(yè)面
【正文】 流負(fù)載增加會(huì)使與非門的輸出高電平下降； 灌電流負(fù)載增加會(huì)使與非門的輸出低電平上升。 4． TTL與非 門輸出特性 TTL與非門的輸出特性反映輸出電壓 vO與輸出電流 iO的關(guān)系 。 vI vI/V iI/mA 40181。 輸入電流由負(fù)方向急劇轉(zhuǎn)為正方向 。 T2導(dǎo)通 ,T4仍截止 R4 A VCC T4 T3 D4 R2 T2 R3 T1 B C R1 Y vI vI/V iI/mA 40181。A VIVth,iI為正 T2和 T4截止 ， T1深度飽和 R4 A VCC T4 T3 D4 R2 T2 R3 T1 B C R1 Y vI vI/V iI/mA 40181。 ２ ． TTL與非 門輸入特性 輸入特性是指輸入電壓和輸入電流之間的關(guān)系曲線 。 當(dāng)輸入為高電平時(shí) ， 為保證電路處于穩(wěn)定的開(kāi)態(tài) ， 輸入高電平加上瞬態(tài)干擾信號(hào)不應(yīng)低于開(kāi)門電平 Von。 當(dāng)輸入為低電平時(shí) ， 為保證電路處于穩(wěn)定的關(guān)態(tài) ， 輸入低電平加上瞬態(tài)干擾信號(hào)不應(yīng)超過(guò)關(guān)門電平 Voff。 一般 Vth≈。 一般 Voff≥， Von≤ 。 vI/V 3 2 1 0 1 2 3 a b c d e VNH VNL VIL Voff Vth Von (1) 輸出邏輯高電平和輸出邏輯低電平 在電壓傳輸特性曲線截止區(qū)的輸出電壓為輸出邏輯高電平VOH， 飽和區(qū)的輸出電壓為輸出邏輯低電平 VOL。當(dāng) vI增加時(shí)，輸出電壓急劇下降， T3和 D4趨向截止， T4趨向飽和 R4 A VCC T4 T3 D4 R2 T2 R3 T1 B C R1 Y vI/V 3 2 1 0 1 2 3 a b c d e VNH VNL VIL Voff Vth Von de： vI增加到 飽和區(qū) 隨著 vI增加， T1進(jìn)入倒置工作狀態(tài)， TD4進(jìn)入截止， T4進(jìn)入飽和，輸出低電平近似為 ，電路進(jìn)入穩(wěn)定的開(kāi)態(tài)。隨著輸入電壓的上升，輸出電壓將近似線性下降。 T1 T2 T3 D4 T4 輸出高電平（關(guān)態(tài)） 飽和 截止 導(dǎo)通 導(dǎo)通 截止 輸出低電平（開(kāi)態(tài)） 倒置工作 飽和 截止 截止 飽和 TTL門電路各晶體管工作狀態(tài) R4 A VCC T4 T3 D4 R2 T2 R3 T1 B C R1 Y ?k4?.6k1?k1?031二 TTL與非 門的主要外部特性 R4 A VCC T4 T3 D4 R2 T2 R3 T1 B C R1 Y １ ． 電壓傳輸特性 vI/V 3 2 1 0 1 2 3 a b c d e VNH VNL VIL Voff Vth Von ab： vI bc： vI≈～ cd： vI de： vI增加到 截止區(qū) 線性區(qū) 轉(zhuǎn)折區(qū) 飽和區(qū) R4 A VCC T4 T3 D4 R2 T2 R3 T1 B C R1 Y vI/V 3 2 1 0 1 2 3 a b c d e VNH VNL VIL Voff Vth Von ab： vI 截止區(qū) T1正向飽和 T2和 T4截止 T3和 D4導(dǎo)通 輸出高電平 電路處于穩(wěn)定 的 關(guān)態(tài) 。 R4 A VCC T4 T3 D4 R2 T2 R3 T1 B C R1 Y 有“ 0”出“ 1” 全“ 1”出“ 0” “與非”邏輯關(guān)系 0 0 0 1 0 0 1 1 1 0 1 1 1 1 0 1 1 0 0 1 0 1 1 1 0 1 0 1 1 1 1 0 A B Y C “與非” 門邏輯狀態(tài)表 Y=A B C 邏輯表達(dá)式： Y amp。 可見(jiàn)，無(wú)論輸入如何， VT3和 VT4總是一管導(dǎo)通而另一管截止。 VCES2= VC2=(+)V T1倒置 VB1= R4 A VCC T4 T3 D4 R2 T2 R3 T1 B C R1 Y ?k4?.6k1?k1?031采用 推拉式輸出級(jí) 利于提高開(kāi)關(guān)速度和負(fù)載能力 T3組成射極輸出器，優(yōu)點(diǎn)是既能提高開(kāi)關(guān)速度，又能提高負(fù)載能力 . 當(dāng)輸入高電平時(shí)，T4飽和， T3和 D截止， T4的集電極電流可以全部用來(lái)驅(qū)動(dòng)負(fù)載。 輸入高電 壓時(shí)飽和 輸入低電壓時(shí)截止 (3) 輸出級(jí)（ 推拉式輸出） T3為射極跟隨器 低輸入 高輸入 飽和 截止 低輸入 高輸入 截止 導(dǎo)通 ?當(dāng)輸入信號(hào) A、 B、 C中至少有一個(gè)為低電平 ()時(shí) E 32B3CCO ????? vvRiVv即輸出為 高電平 ，有時(shí)稱電路處于 關(guān)態(tài) 。 uB1由后級(jí)電路決定。下面介紹集成 “與非”門電路的工作原理、特性和參數(shù)。 輸入 A、 B、 C有一個(gè)為“ 1”，輸出 Y 為“ 1”。 0V 0V 0V 3V3V3V0V 3V 二極管門電路 +Ucc 12V R DA DC A B Y DB C 0 0 0 0 0 0 1 0 1 0 1 0 1 1 0 0 1 0 0 0 0 1 1 0 0 1 0 0 1 1 1 1 A B Y C “與” 門邏輯狀態(tài)表 Y=A B C 邏輯表達(dá)式： +Ucc 12V R DA DC A B Y DB C 3. 邏輯關(guān)系： “與” 邏輯 即：有“ 0”出“ 0”， 全“ 1”出“ 1” 邏輯符號(hào)： amp。 D1 R2 VREF2 ＋ － ＋ － vI (a) ＋ － vO D2 R1 VREF1 ＋ － A 分立元件門電路 ? 二極管“與” 門電路 1. 電路 2. 工作原理 輸入 A、 B、 C全為高電平“ 1”，輸出 Y 為“ 1”。 實(shí)現(xiàn)上限限幅 ， 限幅電平為 VREF2。 實(shí)現(xiàn)下限限幅 ， 限幅電平為 VA 。常用的有串 （ 并 ） 聯(lián)上限 、 下限和雙向限幅器 。 在數(shù)字電路中，晶體管一般工作在截止區(qū)和飽和區(qū)，起開(kāi)關(guān)的作用。 在模擬電路中 ， 晶體管三極管通常工
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1