【正文】 Δ IB ，就是說在此區(qū)域內(nèi)，三極管具有電流放大作用。這時 Ics與 IBS 的關(guān)系仍然成立。它是各特性曲線急劇拐彎點的連線。 UCES很小，通常中小功率硅管 UCES＜ ；三極管基極與發(fā)射極之間的電壓稱為基一射飽和壓降，以 UCES 表示，硅管的 UCES 在 0． 8V左右。飽和時，三極管的發(fā)射給和集電 結(jié)都處于正向偏置狀態(tài)。也就是說， UCE 較小時， Ic 雖然增加，但 Ic增加不大，即 IB失去了對 Ic 的控制能力。 （ 2）飽和區(qū)：指綠色區(qū)域。 輸出特性曲線的數(shù)學表達式為： 由圖還可以看出，輸出特性曲線可分為三個區(qū)域： （ 1）截止區(qū)：指 IB=0 的那條特性曲線以下的區(qū)域。 二、輸出特性曲線 輸出特性曲線如圖 Z0120 所示。當 UCE 較大時（如 UCE ＞1V），集電結(jié)所加反向電壓，已足能把注入基區(qū)的非平衡載流子絕大部分都拉向集電極去，以致 UCE 再增加， IB 也不再明顯地減小，這樣，就形成了各曲線幾乎重合的現(xiàn)象。這是 因為 UCE 由零逐漸增大時，使集電結(jié)寬度逐漸增大，基區(qū)寬度相應地減小，使存貯于基區(qū)的注入載流子的數(shù)量減小，復合減小，因而 IB減小。這是因為 UCE = 0 時，集電極與發(fā)射極短路，相當于兩個二極管并聯(lián)，這樣 IB與 UCE 的關(guān)系就成了兩個并聯(lián)二極管的伏安特性。 一、輸入特性曲線 在三極管共射極連接的情況下，當集電極與發(fā)射極之間的電壓 UBE 維持不同的定值時， UBE 和 IB之間的一簇關(guān)系曲線，稱為共射極 輸入特性曲線，如圖 Z0119 所示。 對于三極管的不同連接方式，有著不同的特性曲線。（未知） 三極管外部各極電壓 和電流的關(guān)系曲線，稱為三極管的特性曲線，又稱伏安特性曲線。它與無源濾波器相比，有以下特點： a．不僅能補償各次諧波，還可抑制閃變，補償無功，有一機多能的特點，在性價比上較為合理； b．濾波特性不受系統(tǒng)阻抗等的影響，可消除與系統(tǒng)阻抗發(fā)生諧振的危險； c．具有自適應功能，可自動跟蹤補償變化著的諧波，即具有高度可控性和快速響應性等特點 平板電容公式 (C=ε S/4π kd)。 有源濾波器 雖然無源濾波器具有投資少、效率高、結(jié)構(gòu)簡單及維護方便等優(yōu)點，在現(xiàn)階段廣泛用于配電網(wǎng)中，但由于濾波器特性受系統(tǒng)參數(shù)影響大，只能消除特定的幾次諧波，而對某些次諧波會產(chǎn)生放大作用，甚至諧振現(xiàn)象等因素，隨著電力電子技術(shù)的發(fā)展，人們將濾波研究方向逐步轉(zhuǎn)向有源濾波器（ Active PowerFliter，縮寫為 APF）。 2）高通（寬頻帶）濾波器，一般用于某次 及以上次的諧波抑制。二 13 階單調(diào)諧濾波器當品質(zhì)因數(shù)在 50 以下時，基波損耗可減少 20～ 50％，屬節(jié)能型，濾波效果等效。 國際上廣泛使用的濾波器種類有：各階次單調(diào)諧濾波器、雙調(diào)諧濾波器、二階寬 頗帶與三階寬頻帶高通濾波器等。但集成運放帶寬有限，所以目前的有源濾波電路的工作頻率難以做得很高。 有源濾波器：集成運放和 R、 C 組成，具有不用電感、體積小、重量輕等優(yōu)點。 電流負反饋的特點：電路的輸出電流趨向于維持恒定。 負反饋的優(yōu)點：降低放大器的增益靈敏度，改變輸入電阻和輸出電阻，改善放大器的線性和非線性失真，有效地擴展放大器的通頻帶，自動調(diào)節(jié)作用。 反饋，就是在電子系統(tǒng)中，把輸出回路中 的電量輸入到輸入回路中去。 電壓定律：在集總電路中，任何時刻，沿任一回路，所有支路電壓的代數(shù)和恒等于零。（關(guān)鍵路徑就是指那些延遲大于相應周期時間的路徑，消 除關(guān)鍵路徑的延遲要從消減路徑中的各部分延遲入手。因此在動態(tài)時序分析中，無法暴露一些路徑上可能存在的時序問題； 1一個四級的 Mux,其中第二級信號為關(guān)鍵信號 如何改善 timing。它不需要輸入向量就能窮盡所有的路徑，且運行速度很快、占用內(nèi)存較少，不 僅可以對芯片設(shè)計進行全面的時序功能檢查，而且還可利用時序分析的結(jié)果來優(yōu)化設(shè)計，因此靜態(tài)時序分析已經(jīng)越來越多地被用到數(shù)字集成電路設(shè)計的驗證中。 （華為） T3setupT+T2max,T3holdT1min+T2min 1說說靜態(tài)、動態(tài)時序模擬的優(yōu)缺點。組合邏輯電路最大延遲為 T2max,最 小為 T2min。 1給了 reg 的 setup,hold 時間，求中間組合邏輯的 delay 范圍。 如果兩個時鐘域之間傳送大量的數(shù)據(jù)，可以用異步 FIFO 來解決問題。比如控制信號，或地址。這樣做只能防止亞穩(wěn)態(tài)傳播，但不能保證采進來的數(shù)據(jù)的正確性。這個同步器就是兩級 d 觸發(fā)器，其時鐘為 12 時鐘域 2 的時鐘。 跨時域的信號要經(jīng)過同步器同步，防止亞穩(wěn)態(tài)傳播。（南山之橋） Moore 狀態(tài) 機的輸出僅與當前狀態(tài)值有關(guān) , 且只在時鐘邊沿到來時才會有狀態(tài)變化 . Mealy 狀態(tài)機的輸出不僅與當前狀態(tài)值有關(guān) , 而且與當前輸入值有關(guān) , 這 1多時域設(shè)計中 ,如何處理信號跨時域。 異步復位對復位信號要求比較高，不能有毛刺，如果其與時鐘關(guān)系不確定，也可能出現(xiàn)亞穩(wěn)態(tài)。（南山之橋） 同步復位在時鐘沿采復位信號，完成復位動作。對下拉電阻也有類似道理 OC 門電路要輸出“ 1”時才需要加上拉電阻 不加 根本就沒有高電平 在有時我們用 OC 門作驅(qū)動（例如 控制一個 LED）灌電流工作時就可以不加上拉電阻 OC 門實現(xiàn)“線與”運算 OC 門就是集電極開路，輸出總之加上拉電阻能夠提高驅(qū)動能力。 對于高速電路，過大的上拉電阻可能邊沿變平緩。 上拉電阻阻值的選擇原則包括 : 從節(jié)約功耗及芯片的灌電流能力考慮應當足夠大；電阻大，電流小。比如Ｄ觸發(fā)器，當上升延到來時，寄存器把Ｄ端的電平傳到Ｑ輸出端。 同步電路是由時序電路 (寄存器和各種觸發(fā)器 )和組合邏輯電路構(gòu)成的電路，其所有操作都是在嚴格的時鐘控制下完成的。也就是說一個時刻允許一個輸入發(fā)生變化，以避免輸入信號之間造成的競爭冒險。則 p[2][2]=_____s_______ 語言中，全局變量、 Static局部變量和非 Static 局部變量的存儲空間占用是有區(qū)別的， 前兩者在普通數(shù)據(jù)存儲區(qū)中生成，而非 Static 局部變量在 動態(tài)存儲區(qū) 中生成。 ， do{ }while()和 while() {......}語法的區(qū)別是 ： 前一個是先執(zhí)行再進行條件判斷，而后一個則是先判斷再執(zhí)行命令。 （鎖存器不同于觸發(fā)器，它不在鎖存數(shù)據(jù)時，輸出端的信號隨輸入信號變化，就像信號通過一個緩沖器一樣；一旦鎖存信號起鎖存作用，則數(shù)據(jù)被鎖住，輸入信號不起作用。 中斷服務(wù)程序結(jié)束前一般進行的操作是 ： 出棧恢復現(xiàn)場。 ： 中斷服務(wù)程序的入口地址或存放中斷服務(wù)程序的首地址。 i) CMRR: 共模抑制比：差分放大器抑制同相和反相輸入端共模信號的能力。 g) SRAM: SRAM 的英文全稱是 Static Random Access Memory ，翻譯成中文就是 靜態(tài)隨機存儲器 。 f) DSP: DSP 既是 Digital Signal Processing 的縮寫 (數(shù)字信號處理的理論和方法 )或者是 Digital Signal Processor(用于數(shù)字信號處理的可編程微處理器 )的縮寫。目前用 CPLD（復雜可編程邏輯器件）和 FPGA（現(xiàn)場可編程邏輯陣列）來進行 ASIC 設(shè)計是最為流行的方式之一，它們的共性是都具有用戶現(xiàn)場可編程特性，都支持邊界掃描技術(shù)，但兩者在集成度、速度以及編程方式上具有各自的特點。其基本設(shè)計方法是借助集成開發(fā)軟件平臺，用原理圖、硬件描述語言等方法，生成相應的目標文件，通過下載電纜（ “在系統(tǒng) ”編程）將代碼傳送到目標 芯片中，實現(xiàn)設(shè)計的數(shù)字系統(tǒng)。 d) CPLD: CPLD（ Complex Programmable Logic Device）是 Complex PLD 的簡稱 ,一種較 PLD 為復雜的邏輯元件。 c) FPGA: FPGA 是英文 Field Programmable Gate Array 的縮寫，即現(xiàn)場可編程門陣列，它是在 PAL、 GAL、 PLD 等可編程器件的 基礎(chǔ)上進一步發(fā)展的產(chǎn)物。由于它是采用電子印刷術(shù)制作的，故被稱為 “印刷 ”電路板。 另外有限的單位響應也有利于對數(shù)字信號的處理，便于編程，用于計算的時延也小，這對實 時的信號處理很重要。 IIR 單位響應為無限脈沖序列 FIR 單位響應為有限的 iir 幅頻特性精度很高，不是線性相位的，可以應用于對相位信息不敏感的音頻信號上； fir 幅頻特性精度較之于 iir 低，但是線性相位，就是不同頻率分量的信號經(jīng)過 fir 濾波器后他們的時間差不變。 DMAC 具有總線主設(shè)備的功能。 DMAC 和其他 I/O 接口沒有差別，它們都是總線上的從設(shè)備。 DMA 具有的功能，受到 CPU 的管理。 原理和主要功能？ DMA 傳輸是存儲器和外設(shè)接口間的直接數(shù)據(jù)傳輸。 時序電路包括：寄存器、移位寄存器、計數(shù)器。米里型輸出信號與存儲電路狀態(tài)和輸入變量有關(guān)。 描述觸發(fā)器的方法： 狀態(tài)表 功能表 狀態(tài)方 程（特征方程） 波形圖（時序圖） 5 狀態(tài)圖：以圖形方式表示輸出狀態(tài)轉(zhuǎn)換的條件和規(guī)律。 將最簡或與式兩次求反再使用摩根定理就可得到或非 或非表達式。 10 對于最簡與或式一定可以用兩級與非門電路實現(xiàn)，對于最簡或與式一定可以用兩級或非門電路實現(xiàn)。 3.、將函數(shù)化簡變換。組合 邏輯電路不含記憶元件，輸入和輸出間沒有反饋。 邏輯電路選用時主要參數(shù)為：邏輯電平、噪聲容限、工作速度、功耗。 CMOS 電路電源電壓為 5V，閾值電壓為 ，高電平為 5V，低電平為 0V，可以直接驅(qū)動 TTL 電路。 CMOS 電路即互補 MOS 電路 不同邏輯電平的配合： TTL 電路高電平最小值為 ，低電平最小值為 。 MOS 管三個電極間的電容： 柵源電容、源漏電容影響了開關(guān)速度。 MOS 管漏極特性是漏極電壓與漏源極電壓之間曲線叫漏極特性曲線?；鶇^(qū)沒有多余存儲電荷進一步提高了邏輯開關(guān)速度。見 P26 頁 負載能力有灌電流和拉電流負載之分。 晶體三極管的開關(guān)特性工作在什么區(qū)？ 工作在截止區(qū)和飽和區(qū)。 邏輯代數(shù)三個重要的規(guī)則：代入規(guī)則、反演規(guī)則、對偶規(guī)則。 但實際上都是有噪音的，噪音的大小決定了各信號之間的電平差距。 如 64QAM，就可以一次表示 6bit。 但如果有四種信號，分別表示 00， 01， 10， 11，那么一個信號就表示 2 位，就是可以傳 輸 4 倍帶寬。這時一個周期最多表示一個高，一個低。 是 耐奎斯特定律 ， 怎么由模擬信號轉(zhuǎn)為數(shù)字信號 ？ 根據(jù)奈奎斯特定律，信道的極限速率（ bps）等于信道帶寬的 2 倍（理論狀態(tài)） 信道的極限速率（ bps）等于信道帶寬的 2 倍（理論狀態(tài)），是對傳輸 2 進制數(shù)據(jù)而言。也稱相位補償或相位校正法。 ，有哪些方法？ 在放大電路中，由于電抗元件（電容、電感線圈）及晶體管極間電容的存在，當輸入信號信號頻率過高或過低時，不但放大倍數(shù)數(shù)值會變小，而且產(chǎn)生超前或滯后的相移。 高電平脈沖對應的 TTL 邏輯是 負。 USB—5m 目前的 SATA 標準，數(shù)據(jù) 傳輸 率為 150MBps。 串行傳輸雖然只有 1 位， 但數(shù)據(jù)傳輸速度卻比并行口要高 。 由于并行傳送方式的前提是用同一時序傳播信號，用同一時序接收信號，而過分提升時鐘頻率將難以讓數(shù)據(jù)傳送的時序與時鐘合拍，布線長度稍有差異，數(shù)據(jù)就會以與時鐘不 同的時序送達，另外，提升時鐘頻率還容易引起信號線間的相互干擾，導致傳輸錯誤。 從原理來看，并行傳輸方式其實優(yōu)于串行傳輸方式。在電壓比較器中，集成運放不是處于開環(huán)狀態(tài)就是只引 入了正反饋。 因此四個部分組成：放大電路、選頻網(wǎng)絡(luò)、正反饋網(wǎng)絡(luò)、穩(wěn)幅環(huán)節(jié)。在正弦波振蕩電路中，反饋信號能夠取代輸入信號，電路引入正反饋。 基本運算電路 反相比例電路運算電路、 T 型反相比例運算電路、同相比例運算電路（電壓跟隨器）。將電壓信號轉(zhuǎn)換為電流信號時，引入電流串聯(lián)負反饋。需要穩(wěn)定的電流信號時，引入電流負反饋。信號源為內(nèi)阻較大的電流源，為減小放大電路的輸入電阻，使電路獲得更大的輸入電流，應引入并聯(lián)負反饋。 二、 根據(jù)信號源的性質(zhì)決定引入串聯(lián)負反饋或者并聯(lián)負反饋。 串聯(lián)負反饋增大輸入電阻，并聯(lián)負反饋減小輸入電阻；電壓負反饋減小輸出電阻，電流負反饋增大輸出電阻。電流反饋，回路斷開。而考慮反饋網(wǎng)絡(luò)輸出端的負載效應時，應令輸入量作用為零。 負反饋電路分析方法：要將反饋網(wǎng)絡(luò)作為放大電路輸入端和輸出端等效負載。 電路中引入電壓負反饋還是電流負反饋取決于負載欲得到穩(wěn)定的電壓還是穩(wěn)定的電流。 ，是否存在反饋通路。多互補對稱輸出電路。 中間級：采用共射（共源）放大電路，為提高放大倍數(shù)采用復合管放大電路，以恒流源做集電極負載。 互補對稱輸出電路。差分放大電路。 變壓器耦合：靜態(tài)工作點獨立，不利于集成化，可實現(xiàn)阻抗變換，在功率放大中得到廣泛的應用。 阻容耦合：各級電路靜態(tài)工作點獨立，電路分析、 設(shè)計、調(diào)試簡單。 場效應管； 基本共源放大電路、自給偏壓電路、分壓式偏置電路。輸入電阻最大，輸出電阻最小，具有電壓跟隨特性。頻率特性最好。 共基：只放大電壓不放大電流。輸入電阻居中，輸出電阻較大，頻帶窄。晶體管單管三種接法：共射、共基、共集。等效電路。 放大電路分析方法：直流通路求