第四章存儲器和存儲系統(tǒng)-文庫吧資料
2024-10-19 11:32本頁面
【正文】 00 000100 001000 001100 010000 010100 011000 011100 100000 100100 101000 101100 110000 110100 111000 111100 M0 M1 M2 M3 000001 000101 001001 001101 010001 010101 011001 011101 100001 100101 101001 101101 110001 110101 111001 111101 000010 000110 001010 001110 010010 010110 011010 011110 100010 100110 101010 101110 110010 110110 111010 111110 000011 000111 001011 001111 010011 010111 011011 011111 100011 100111 101011 101111 110011 110111 111011 111111 ? 高速緩沖存儲器 Cache ? 問題的提出 ? 避免 CPU與 I/O爭搶訪存 I/O設(shè)備向主存請求的級別高于 CPU訪存 ? 解決 CPU與主存之間速度不匹配的問題 CPU的速度每年增長 60% RAM速度每年改進(jìn) 7% ? 程序訪問的局部性原理使 CPU與 Cache交換信息成為可能 ? Cache的工作原理 0 1 2 . . . . 2m1 …… 字塊 0 字塊 1 字塊 2 字塊 2m1 主存塊號 塊內(nèi)地址 M塊 = 2m B個(gè)字 = 2b m位 b位 n位 0 1 2 . . . . 2c1 …… 字塊 0 字塊 1 字塊 2 字塊 2c1 緩存塊號 塊內(nèi)地址 C塊 = 2c B個(gè)字 = 2b c 位 b位 標(biāo)記 ? 影響 Cache命中率的因素 ? 塊長 一般塊長取 4至 8個(gè)可編址單位（字或字節(jié)） IBM370/168的主存是 4體交叉，每個(gè)體寬為 64 位（ 8個(gè)字節(jié)）， Cache的塊長為 32個(gè)字節(jié)。保證了三個(gè)控制端的要求 A1 A1 A11連接到 C、 B、 A上。 第四步 ：由題給出的 74LS138譯碼器的輸入邏輯關(guān)系可知，必須保 證 G1為高電平， G2A、 G2B為低電平才能使譯碼器工作。 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A0~A12 D0~D7 A0~A12 D0~D7 數(shù)據(jù)線 地址線 RD W/R W/R A13~A15 A16 A17~A19 A B C G1 G2A G2B E0000~E1FFF E2020~E3FFF E4000~E5FFF E6000~E7FFF E8000~E9FFF EA000~EBFFF EC000~EDFFF EE000~EFFFF CE CE ……………… ………… A19 A18 A17 A16 A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 …… …… …… 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 針對譯碼器的 Y0輸出，這時(shí) CBA=000，即 A15=0， A14=0， A13=0 地址范圍： 1110 0000 0000 0000 0000 = E0000H 1110 0001 1111 1111 1111 = E1FFFH 針對譯碼器的 Y1輸出，這時(shí) CBA=001，即 A15=0， A14=0， A13=1 地址范圍： 1110 0010 0000 0000 0000 = E2020H 1110 0011 1111 1111 1111 = E3FFFH 例： 假設(shè) CPU 有 16根地址線， 8根數(shù)據(jù)線，并用 MREQ作 為訪存控制信號（低電平有效），用 WR 做讀 /寫控制信號（高電平為讀，低電平為寫），現(xiàn)有下列存儲芯片：1K*4位 RAM， 4K*8位 RAM， 8K*8位 RAM， 2K*8位 ROM，4K*8位 ROM， 8K*8位 ROM及 74LS138譯碼器和各種門電路，畫出 CPU與存儲器的連接圖，要求： 1. 主存地址空間分配 6000H ~ 67FFH 為系統(tǒng)程序區(qū) 6800H ~ 6BFFH 為用戶程序區(qū) 2. 合理選用上述存儲芯片，說明各選幾片？ 3. 詳細(xì)畫出存儲器芯片的片選邏輯圖。 A19 A18 A17 A16 A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 …… …… …… 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 2 為了使譯碼器進(jìn)行工作， G1位高電平， G2A、 G2B位低電平， 可以將 A1 A1 A17連接到一個(gè)與非門上，與非門的輸出和 G2A、 G2B輸入端相連。 第四步 ：片選信號的形成 第三步 ：分配地址線 將 CPU的低 13位地址線 A0~A12與 2764EPROM相連，剩下 的高位地址線用于產(chǎn)生片選信號。 只能實(shí)現(xiàn)一次編程 ? EPROM ? 改寫方式 ? 紫外線照射 ? 電氣的方法（ EEPROM） ? FLASH memory
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1