【正文】 )布線 12 規(guī) ， Congestion Removal 能通過移動不必要的非時鐘樹 buffer減少阻塞 。 CTS 流程 ： 以上流程大家只要了解就好了，具體怎么操 作等到大家使用軟件的時候再去深究。為什么緩沖器能讓時間減少呢？ 因為加入緩沖器后，緩沖器本身會帶來延時，但是由于它減小了線長，大大降低了線延時，所以總的延時還是減小了，所以信號到達的時間也就短了。 也就是說時鐘經(jīng)過一個樹狀的結(jié)構(gòu)分別到達不同的點就構(gòu)成了時鐘樹，其中緩沖器就相當(dāng)于那些樹枝，可以通過控制緩沖器的數(shù)量來控制時鐘到達某一點的時間。 產(chǎn)生時鐘偏差的原因： 時鐘源到各個時鐘端點的路徑長度不同；各個端點負(fù)載不同；在時鐘網(wǎng)中插入的緩沖器不同等等。我們把到達各個同步單元的最大時間差叫做時鐘偏差。 （ 4） Astro 使用 第四 步： 時鐘樹綜合 (CTS) 在了解時鐘樹綜合之前我們先來了解一下什么是時鐘偏差 理想的時鐘是：時鐘同時到達各 個同步單元。 這些目標(biāo)中每一個或多或少都會影響到另一個，所以我們必須折中考慮。 符合關(guān)鍵網(wǎng)絡(luò)的時序要求。所以目前的布局工具 采用更確定且可達到的準(zhǔn)則。 ? 使芯片盡量密集。理想情況下布局階段的目標(biāo)是： ? 確保布線器能夠完成布線。這使我們可以為邏輯綜合提供更加準(zhǔn)確地估計每個邏輯單元所需驅(qū)動的負(fù)載電容參數(shù)。我們需要的是合適的度量技術(shù)和算法。在結(jié)束了布圖規(guī)劃之后，我們可以開始可變模塊內(nèi)的邏輯單元的布局。通常布圖規(guī)劃設(shè)計和布局設(shè)計的 CAD 軟件總是緊密連接在一起的，但布局設(shè)計更適合于進行自動設(shè)計。如果 9 這一步做得比較好，則后面 once pass 的幾率就比較高，反之如果回溯到這一步，則花費的時間開銷就會很大 （ 3） Astro 使用 第三 步： 布局（ Placement） 什么是布局 在布圖規(guī)劃確定了固定功能塊和可變功能塊在芯片上的位置后，布局設(shè)計確定所有標(biāo)準(zhǔn)單元在可變功能塊中的位置，布局設(shè)計的主要目的是便于或優(yōu)化隨后的幾何布線設(shè)計，同時減少關(guān)鍵節(jié)點的互連延遲和芯片面積。 到此大家基本了解 布局規(guī)劃了，那布局規(guī)劃在整個后端設(shè)計中處于什么地位呢？是否可有可無呢？ 為什么要進行布局規(guī)劃呢？ floorplan 在整個流程中具有十分重要的地位 ，因為 floorplan 一旦確定，則整個芯片的面積就定下來了，同時它也與整個設(shè)計的 timing 和布通率（布線能否布通）有著密切的關(guān)系。 完成了這些工作，布局規(guī)劃就基本完成了，那布局規(guī)劃后輸出的是 什么呢？ 布局規(guī)劃后可以得到 模塊的最佳安置方式，以使得最終的布局具有最小面積。 ? core area 規(guī)劃 確定 macro 的位置，可以通過飛線顯示 macro 的 pins 與 io或其它 macro 的 pins 的連接關(guān)系，來幫助確定 macro 的位置 。 ? P/G rings 所有信號 pads、電源地 pads、 fillers、 conners 都是有電源地的引腳的，用金屬線把這些引腳相連，形成 pad area 上的一個環(huán)，稱為 P/G rings,如果所有的 pads 都是無縫排列的，那么 pads 上的自身的金屬已經(jīng)相互連接成了 P/G ring。 Pad Area 一般由四部分組成： ? Input/Output/InOut Pads 如右圖中 Reset ? Power pads and corner pads 右圖上右上角那個 CornerUR 為一個 conner padsConner pads 的作用是連接其兩邊的 Pads(連接襯底以及襯底以上的各個層 ）。 Floorplan 主要有三步工作 ： ? pad area 規(guī)劃 ? core area 規(guī)劃 ? power 配置 那什么是 pad area 和 core area？ 8 整個芯片的布局區(qū)域由 pad area 和 core area 組成。布局規(guī)劃的 主要內(nèi)容包含了對芯片大?。?die size）的規(guī)劃、芯片設(shè)計輸入輸出（ IO）單元的規(guī)劃、宏模塊的規(guī)劃、電源網(wǎng)絡(luò)的設(shè)計等 布局規(guī)劃需要完成什么任務(wù)呢？ 布圖規(guī)劃的任務(wù)是： ? 決定輸入輸出 PAD 的位置； ? 決定電源 PAD 的數(shù)量和位置； ? 決定電源配線的類型； ? 決定時鐘配線的類型和位置； ? 安排芯片上固定功能塊、可變功能塊的位置； ? 規(guī)劃功能塊之間的互連空間； ? 減小功能塊之間的互連線長度和信號延遲。其輸入文件是一個層次式的網(wǎng)表文件，來自與前端設(shè)計或系統(tǒng)分片的輸出。 timing setup Stage 流程為： 6 ： 創(chuàng)建一個設(shè)計庫和一個初始單元是為時序設(shè)置和布局做準(zhǔn)備的，其步驟如下： ? 用工藝文件創(chuàng)建一個設(shè)計庫 ? 把參考庫指到設(shè)計庫上 ? 把網(wǎng)表讀入設(shè)計庫中 ? 創(chuàng) 建初始單元 ? 保存層次化關(guān)系 Reference library 包括以下幾部分： stand cell library、 pad library、macro cell（或 IP library）。 standard cell， IO pad， memory 都屬于 reference library，technology file 定義了 Pamp。R (Place and Route)的環(huán)境，包括建立 design library，加入 reference library 加入 technology file，讀取電路加入約束，設(shè)定 timing 等 ? 需要將 reference library， technology file， gatelevel list的資料準(zhǔn)備好。 timing setup Stage ? Design amp。這個版圖必須適合特定的時序約束、模型尺寸和其它的芯片規(guī)格。 Astro 高性能的優(yōu)化和布局布線能力主要歸功于 Synopsys 在其中集成的兩項最新技術(shù)： PhySiSys 和 Milkyway DUO 結(jié)構(gòu)。 下面介紹一下后端設(shè)計用到的 Astro 軟件： Astro 是 Synopsys 為超深亞微米 IC 設(shè)計進行設(shè)計優(yōu)化、布局、布線的設(shè)計環(huán)境。前端的芯片設(shè)計經(jīng)過綜合后生成的門級網(wǎng)表 ,具有時序約束和時鐘定義的腳本文件和由此產(chǎn)生的 .gcf 約束文件以及定義電源 Pad 的 DEF（ Design Exchange Format）文件。 4 Foundry 提供的后端庫文件 ： ? Technology File 工藝文件（ .tf） ? 版圖顯示文件（ ） ? 標(biāo)準(zhǔn)單元、 I/O pad 的 gds2 文件 ? 包含標(biāo)準(zhǔn)單元、 I/