freepeople性欧美熟妇, 色戒完整版无删减158分钟hd, 无码精品国产vα在线观看DVD, 丰满少妇伦精品无码专区在线观看,艾栗栗与纹身男宾馆3p50分钟,国产AV片在线观看,黑人与美女高潮,18岁女RAPPERDISSSUBS,国产手机在机看影片

正文內(nèi)容

eda課程設(shè)計(jì)--頻率計(jì)-文庫(kù)吧資料

2025-06-14 15:35本頁(yè)面
  

【正文】 多問(wèn)題,比如說(shuō)編譯出現(xiàn)了很多錯(cuò)誤,經(jīng)過(guò)我仔細(xì)的排查和修改后,最終使得編譯完全正確了,這讓我有一點(diǎn)成就感,同時(shí)也使我對(duì)此充滿了興趣,做得就更加認(rèn)真了,努力把很多沒(méi)弄懂的問(wèn)題都想清楚了,做完本次設(shè)計(jì)實(shí)驗(yàn)后真的收獲頗豐。實(shí)現(xiàn)的功能是:在測(cè)頻控制電路給的 1HZ 的測(cè)頻信號(hào)下,計(jì)數(shù)器對(duì)待測(cè)頻率的周期進(jìn)行計(jì)數(shù),再由鎖存器鎖存,最終通過(guò)外部的數(shù)碼管將待測(cè)頻率的頻率數(shù)值顯示出來(lái)。 END behav。 OUTY= CQI。使能端置 0輸出為 0 END IF。039。039。超出 9時(shí)進(jìn)位 END IF。COUT=39。039。039。 then 使能端為 1,讓信號(hào)從 09進(jìn)行計(jì)數(shù) if CQI9 then CQI:= CQI+1。) then 在時(shí)鐘信號(hào) FX的上升沿 if ENA=39。EVENT and FX = 39。)。) then CQI:=(others =39。定義變量 CQI begin if (RST = 39。 輸出信號(hào)用于進(jìn)位 山東建筑大學(xué)信息與電氣工程學(xué)院課程設(shè)計(jì)說(shuō)明書(shū) VIII END ENTITY CNT10。 使能端 OUTY:OUT STD_LOGIC_VECTOR(3 DOWNTO 0)。 清零端 FX: :IN STD_LOGIC。 USE 。 頂層文件的設(shè)計(jì),結(jié)果如 下圖 所示 圖 3 LIBRARY IEEE。 頂層文件程序中設(shè)置一系列的信號(hào),將五個(gè)部分的程序輸入輸出信號(hào)相對(duì)應(yīng)的連接起來(lái),并與整個(gè)系統(tǒng)的封裝引腳相對(duì)應(yīng)。 將完成的 4 位計(jì)數(shù)器、測(cè)頻控制器以及 4 位鎖存器的設(shè)計(jì)打包成模塊以便設(shè)計(jì)頂層文件時(shí)調(diào)用。 END PROCESS。 山東建筑大學(xué)信息與電氣工程學(xué)院課程設(shè)計(jì)說(shuō)明書(shū) VII THEN DOUT = DIN 。EVENT AND LOAD=39。 END REG4B。 DIN : IN STD_LOGIC_VECTOR(3 DOWNTO 0)。 4 位鎖存器 USE 。 四位鎖存器的設(shè)計(jì) ( 1)輸入完整的 VHDL 語(yǔ)言描述,具體描述如下。 CNT_EN = DIV2CLK。 END PROCESS。039。139。039。039。 END PROCESS。 THEN DIV2CLK = NOT DIV2CLK。EVENT AND CLKK = 39。 ARCHITECTURE behav OF TESTCTL IS SIGNAL DIV2CLK : STD_LOGIC。 1Hz CNT_EN,RST_CNT,LOAD : OUT STD_LOGIC)。 USE 。 LIBRARY IEEE。 圖 2 四位計(jì)數(shù)器仿真波形 分析:對(duì)照波形進(jìn)行分析,結(jié)果正確說(shuō)明設(shè)計(jì)無(wú)誤。 (2) 模塊圖形符號(hào)及邏輯功能描述如圖 1 所示。 進(jìn)位輸出 COUT=CQI(0) AND CQI(1) AND CQI(2) AND CQI(3)。 OUTY = CQI 。 END IF。139。139。 ELSIF CLK39。139。 ARCHITECTURE behav OF CNT4B IS SIGNAL CQI : STD_LOGIC_VECTOR(3 DOWNTO 0)。 COUT : OUT STD_LOGIC )。 ENA : IN STD_LOGIC。 ENTITY CNT4B IS PORT (CLK : IN STD_LOGIC。 USE 。 四位計(jì)數(shù)器設(shè)計(jì) ( 1)輸入完整的 VHDL 語(yǔ)言描述,具體描述如下。鎖存信號(hào)后,必須有一清零信號(hào) RST_CNT 對(duì)計(jì)數(shù)器進(jìn)行清零,為下一秒的技術(shù)操作做準(zhǔn)備。在 停止計(jì)數(shù)期間,首先需要一個(gè)鎖存信號(hào) LOAD 的上升沿將計(jì)數(shù)器在前一秒鐘的計(jì)數(shù)值鎖進(jìn)鎖存器 REG4D 中,并由外部的十進(jìn)制 7 段譯碼器譯出,顯示計(jì)數(shù)值。 FTCTRL 的計(jì)數(shù)使能信號(hào) CNT_EN 能產(chǎn)生一個(gè) 1S 脈寬的周期信號(hào),并對(duì)頻率計(jì)中的 4 位計(jì)數(shù)器 couter4D 的 ENABL 使能端進(jìn)行同步控制。 根據(jù)頻率的定義和頻率測(cè)量的基本原理,測(cè)定信號(hào)的頻率必須有一個(gè)脈寬為1S 的輸入信號(hào)脈沖計(jì)數(shù)允許的信號(hào); 1S 計(jì)數(shù)結(jié)束后,計(jì)數(shù)值被鎖入鎖存器,計(jì)數(shù)器清零,為下一測(cè)評(píng)
點(diǎn)擊復(fù)制文檔內(nèi)容
畢業(yè)設(shè)計(jì)相關(guān)推薦
文庫(kù)吧 www.dybbs8.com
備案圖鄂ICP備17016276號(hào)-1