【正文】 33 34 35 36 42 43 44 45 46411 2 3 4 5 621 22 24 25 2631 32 33 34 35 36 41 42 43 44 45 46A1A2A3A4B1B2B3B4C1C2C3C4D1D2D3D4E1E2E3E4F1F2F3F4A1 A2A3A4B3 B4B2B1 C1 C2 C3 C4D1 D2 D3 D4E1 E2 E3 E4F1 F2 F3 F423a11 b11 c11d11 e11 f11 a22 b22 c22d22 e22 f22 a33 b33 c33d33 e33 f33 a44 b44 c44d44 e44 f44a11b11c 11d11e11f 11a22b22c 22d22e22f 22a33b33c 33d33e33f 33a44b44c 44d44e44f 44封裝： SL1 SL2 SL3 SL4 SH1SH2SH3SH4ML1ML2ML3ML4MH1 MH2 MH3 MH4 HL1HL2HL3HL4HH1 HH2 HH3 HH4 A1 A2 A3D1 D2 D3 D4MUX24inst4 圖 17 如外我們還用已有芯片設(shè)計了一個 24選 4的數(shù)據(jù)選擇器： 圖 18 其封裝結(jié)果與 VHDL語言編的基本相似。 D4=D(0)。 //把數(shù)組 D的值賦給對應(yīng)的輸出端口 D2=D(2)。 //把相應(yīng)的數(shù)值賦給對應(yīng)的數(shù)組 with SEL select //用 SEL的值作為選 擇信號 D=SL when 000, //SEL(即輸入 A A A3)為 000時輸出秒低位 SH when 100, ML when 010, MH when 110, HL when 001, HH when 101, 0000 when others。A2amp。HH4。HH2amp。HL4。HL2amp。MH4。MH2amp。ML4。ML2amp。SH4。SH2amp。SL4。SL2amp。 SIGNAL SEL:std_logic_vector(2 downto 0)。 SIGNAL HH:std_logic_vector(3 downto 0)。 SIGNAL MH:std_logic_vector(3 downto 0)。 SIGNAL SH:std_logic_vector(3 downto 0)。//定義輸入輸出端口 end MUX24。 A1,A2,A3 :in std_logic。 HL1,HL2,HL3,HL4:in std_logic。 ML1,ML2,ML3,ML4:in std_logic。//聲明庫 entity MUX24 is port (SL1,SL2,SL3,SL4:in std_logic。 語句如下： EDA(II) 多功能數(shù)字鐘 16 library ieee。 這里只 有 24選 4芯片是自己設(shè)計的，其他的軟件都提供了。 24選 4的輸出送到 7447段譯碼器，以便在數(shù)碼管上顯示 相應(yīng) 數(shù)值。這樣即節(jié)省了器件，又提高了效率。 III． 顯示控制電路 結(jié)構(gòu)圖： 圖 15 電路圖： EDA(II) 多功能數(shù)字鐘 15 V C CSL1 I N P U TV C CSL2 I N P U TV C CSL3 I N P U TV C CSL4 I N P U TV C CSH 1 I N P U TV C CSH 2 I N P U TV C CSH 3 I N P U TV C CSH 4 I N P U TV C CM L1 I N P U TV C CM L2 I N P U TV C CM L3 I N P U TV C CM L4 I N P U TV C CM H 2 I N P U TV C CM H 1 I N P U TV C CM H 3 I N P U TV C CM H 4 I N P U TV C CH L1 I N P U TV C CH L2 I N P U TV C CH L3 I N P U TV C CH L4 I N P U TV C CHH1 I N P U TV C CHH2 I N P U TV C CHH3 I N P U TV C CHH4 I N P U TV C CC LK I N P U TaO U T P U TbO U T P U TcO U T P U TdO U T P U TeO U T P U TfO U T P U TgO U T P U TSLO U T P U TSHO U T P U TMLO U T P U TMHO U T P U THHO U T P U THLO U T P U TB C D T O 7 S E GL T NBCDR B I NB I NAOBOCOEODOFOGOAR B O N7447ins t 27C O U N T E RCBAE N TDC L R NC L KE N PL D NQAQBQCQDRCO74163ins t 29V C C3 : 8 D E C O D E RABG1CG 2 A NG 2 B NY 0 NY 1 NY 2 NY 3 NY 4 NY 5 NY 6 NY 7 N74138ins t 32SL1SL2SL3SL4SH 1SH 2SH 3SH 4M L1M L2M L3M L4M H 1M H 2M H 3M H 4H L1H L2H L3H L4HH1HH2HH3HH4A1A2A3D1D2D3D4M U X 24ins tV C C圖 16 電路原理：本電路完成的是動態(tài)顯示， 動態(tài)顯示不同于以往的靜態(tài)顯示，所謂靜態(tài)顯示，即每一個數(shù)碼管由單獨的七段顯示譯碼器驅(qū)動，如要顯示 N位數(shù)，必需用 N個七段顯示譯碼器。 校時：同校分的原理一樣。 清零：把開關(guān)直接接到三個計數(shù)器芯片的清零端即可。 V C Cx ia o s h i I N P U TCLRNDPRNQD F Fin s t 9V C C 圖 14 時鐘端接的是 2HZ脈沖， D觸發(fā)器的功能是輸入端是什么輸出端便是什么，但需要上升沿去觸發(fā)， 沒有上升沿即使輸入端改變輸出端也不變，當(dāng)按下開關(guān)時發(fā)生顫抖（很短暫）這時無上升沿，輸出端不改變，當(dāng)開關(guān)穩(wěn)定后而且上升沿也到來了輸出端改變。 控制電路：總共有三個外接開關(guān) 清零、校分、校時。 由于進位信號是經(jīng)過非后送出的，所以未到進位 數(shù)值 時為高電平，當(dāng)達到進位制時低電平。 封裝后如下： EDA(II) 多功能數(shù)字鐘 13 clear1hold1clck1clc1ciL1H1L2H2L3H3L4H4mod24inst2 圖 12 （包含控制電路） V C C48m I N P U TV C Cx iao f en I N P U TV C Cx iao s hi I N P U TV C CC LEAR I N P U T1H ZO U T P U T2H ZO U T P U T500H ZO U T P U T1KH ZO U T P U THCIO U T P U TO R 2ins t 8c l c 4 8 m 1hz2hz500hz1 k h zfdins t 2G N Dc l e a r 1h o l d 1c l ck1c l c 1ciH1H2H3H4L2L1L3L4m o d 6 0ins t 1c l e a r 1h o l d 1c l ck1c l c 1ciH1H2H3H4L2L1L3L4m o d 6 0ins t 3c l e a r 1h o l d 1c l ck1c l c 1ciL1H1L2H2L3H3L4H4m o d 2 4ins t 5CLRNDPRNQD F Fins t 4V C CCLRNDPRNQD F Fins t 9V C Cmcim h1m h2m h3m h4m l1m l2m l3m l4scis h1s h2s h3s h4s l1s l3s l4scimcis l2hh1hh2hh3hh4hl1hl2hl3hl4HCIk1HCI 圖 13 計數(shù)電路：脈沖由分頻器提供， 外部的總電路采用 的 是異步計數(shù)法（但達到了同步的效果），把進位信號連接起來 。 封裝后如下： EDA(II) 多功能數(shù)字鐘 12 圖 10 24計數(shù)器 電路圖： 圖 11 其基本思路與模 60 相差無幾，差別只是在 置數(shù)時 不同 ， 第一片在 0— 20 連個階段不要置數(shù)自己回 0，但計到 23時要置為 0，需要外部控制電路。③ 脈沖 脈沖 脈沖切換開關(guān) ：當(dāng)脈沖切換開關(guān)為低電平時 CLK2與其與后為低電平， 其非與CLK1與后還是 CLK1，兩個與門的結(jié)果或起來為 CLK1，當(dāng)脈沖切換開關(guān)為高電平時，同樣的分析此時選中 CLK2 ④ 進位端：把 Q1a、 Q1d、 Q2c、 Q2a與非后當(dāng)做進位信號，及計數(shù)值為 01011001（ 59） 時進位。 與外部的聯(lián)系我們設(shè)置了 6 個端口，一個輸出端（進位信號），五個輸入端（保持、清零、脈沖切換、脈沖一、脈沖二），下面對 6個端口一一分析： ① 保持：我們把開關(guān)接到 ENP端正常狀態(tài)開關(guān)低電平，信號經(jīng)過非門變成高電平，送入 ENP（高電平有效）端，當(dāng)開關(guān)變成高電平時，ENP端變成低電平，使能端無效此時停止計數(shù)，從而達到保持的目的。第一片要設(shè)計為模 10計數(shù)器，第二片要設(shè)計成模 6計數(shù)器，因為 74160本身就是模 10計數(shù)器，所以第一片不要加別的控制電路。 a．模 60計數(shù)器 電路圖： EDA(II) 多功能數(shù)字鐘 11 clear1hold1clck1clc1ciH1H2H3H4L2L1L3L4mod60inst1 圖 9 為了防止冒險我們采用同步的方法設(shè)計計數(shù)器 (同步時鐘； 同步置數(shù) )。這樣我們只需設(shè)計模 60和模 24 兩種計數(shù)器即可。 其芯片封裝結(jié)果如下： c lc 4 8 m 1hz2hz500hz1 kh zfdins t 圖 8 數(shù)字鐘的計時電路包括秒位、分位、時位 三 部分。 圖 6 把三個模 10的計數(shù)器級聯(lián)起來（ 10 10 10=1000），就可以得到一個 1000的分頻器，由于做的是分頻器考慮的主體是脈沖電平變化率的問題，對一個周期里電平什么時候改變要求并不是很嚴格，所以這里為了避免冒險未采用芯片的進位信號作為下一級芯片的時鐘信號 ，而是采用把AD的值送到時鐘端。 電路結(jié)構(gòu)圖如下： 圖 3 分頻器電路結(jié)構(gòu)圖 V C Cc3 I N P U Tc1O U T P U TV C CC O U N T E RCBAE N TDC L R NC L KE N PL D NQAQBQCQDRCO74163ins tN A N D 2in s t 3N O Tin s t 4 圖 4 本電路采用清零的方法把模 16的計數(shù)