【正文】 寫訪問時，該寄存器在 Low信 號的上升沿 處鎖存 CPU的寫數(shù)據(jù)，然后把鎖存的寫數(shù)據(jù)輸出到打印機的控制信號線上。 位 3鎖存的是 ERROR輸入引腳的狀態(tài)，該位為 l表示一個打印機錯誤 已 被 檢測到；為 0表示沒有檢測到錯誤。 位 5鎖存的是 PE輸入引腳的狀態(tài)，該位為 1表示打印紙已用完；為 0表示還有打印紙。 表 32 狀態(tài) 端口 寄存器 7 6 5 4 3 2 1 0 BUSY ACK E SLCT ERROR 0 0 0 位 7鎖存的是 Busy輸入引腳電平的反碼，該位為 0表示打印機為忙狀態(tài)不能接受新的字符數(shù)據(jù)；該位為 1表示打印機已準備好接受下一字符數(shù)據(jù)。 狀態(tài)端口寄存器 CPU通過這個只讀寄存 器輸入外部設備的狀態(tài)信息，當 CPU對該寄存器進 行讀訪問時，各對應狀態(tài)信號線上的現(xiàn)行狀態(tài)信息鎖存于這個寄存器中并送至 CPU。當 CPU對該寄存器進行寫訪問時，該寄存器在 IOW信號的上升沿處鎖存 CPU的寫數(shù)據(jù)，然后把鎖存的寫數(shù)據(jù)輸出到 D[O： 7]數(shù)據(jù)線上。 數(shù)據(jù)端口寄存器 CPU通過這個寄存器與外部設各傳送并行數(shù)據(jù)。 計算機的并口針腳 (母頭 )有 25針，其引腳定義如表 31所示： 表 31 25針并行口插口的針腳功能 針腳 功能 針腳 功能 15 1 選通 10 確認（ ACKNLG低平） 2 數(shù)據(jù)位 0 11 忙（ Busy） 3 數(shù)據(jù)位 1 12 缺紙（ PE） 4 數(shù)據(jù)位 2 13 選擇（ SLCT） 5 數(shù)據(jù)位 3 14 自動換行 6 數(shù)據(jù)位 4 15 錯誤 7 數(shù)據(jù)位 5 16 初始化 8 數(shù)據(jù)位 6 17 選擇輸入 9 數(shù)據(jù)位 7 1825 地線路 (GND) 計算機并口寄存器 并行接口中有 3個可訪問的寄存器：數(shù)據(jù)端口、狀態(tài)端口和控制端口。 USB接口雖然有很高的數(shù)據(jù)交換速度，但它的控制協(xié)議相對并口而言要復雜得多。串口的數(shù)據(jù)傳送率不及并口。因此 ，為了保持數(shù)據(jù)完整性，需要 RCLK和 WCLK中至少有一個大于 1MHz。 /OE是在 RCLK的上升沿被采集的。若讀重置 (/RRST)被拉低，在讀時鐘脈沖到來時，讀指針被清零。讀使能 (/RE)為低時，每當讀時鐘 (RCLK)的上升沿到來，讀指針就遞增 1。若寫重置 (/WRST)被拉低， 在寫時鐘脈沖到來時，寫指針被清零。寫使能 (/WE)為低時，在寫時鐘 (WCLK)的上升沿，數(shù)據(jù)被送入存儲器。所以，幀緩沖器也叫做先進先出緩沖器 (First In First Out Buffers， FIFO’ s)。 AL422B內(nèi)部就像一個循環(huán)緩沖區(qū)，因為當寫指針到達存儲器的尾地址時，它將自動回到地址零所在，并覆蓋已存在的數(shù)據(jù)。寫指針的值會隨著數(shù)據(jù)的寫入而遞增，或者在開始寫入時被清零。另外， AL422B中還集成了 DRAM控制器和地址產(chǎn)生邏輯。對很多幀緩沖器來說，外部數(shù)據(jù)總線雖然是 8位，但其內(nèi)部 的 確使用了很寬的數(shù)據(jù)總線，這樣就 14 可以通過數(shù)據(jù)并行提高數(shù)據(jù)傳送速率。 DRAM往往需要特殊的控制，并且數(shù)據(jù)傳輸率相對較低。另外，這樣的幀緩沖器通常集成了基本的存儲器控制邏輯，可以方便和簡化整個電路設 計。因為在現(xiàn)有的 FIFO存儲器中，它具有很高的存儲位 /價格之比。 雖然選用讀、寫端口分開的存儲器并不是一定需要的，但是選擇雙端口的存儲器將大大簡化系統(tǒng)的設計。 AD9283的 PWRDWN輸入為高時，輸出都將呈現(xiàn)高阻態(tài)； PWRDWN為低時，輸出緩沖才能將信號送出。其數(shù)據(jù)輸出可以兼容 TTL和 CMOS電平。輸出模塊 把數(shù)據(jù)組成一排，經(jīng)糾錯之后送給 8個輸出緩沖器。信號經(jīng)緩沖送入片上的“ sampleandhold”電路。綜合以上的條件，選擇了 ANALOG公司的 AD9283。 本文中 DSO系統(tǒng)采用 8位的二進制數(shù)據(jù)進行存儲轉(zhuǎn)換，那么選擇 DSO的條件之一是：分辨率為 8位 ， 最高采樣率約為40MHz。逐位逼近的數(shù)字化過程是用一系列的基準電壓與被轉(zhuǎn)換電壓 iu 相比較，由高位至低位逐位確定各位數(shù)碼是 1還是 0。 轉(zhuǎn)換后的二進制數(shù)字的位數(shù)就是 ADC的分辨率。作為示波器的核心模塊之一， A/D轉(zhuǎn)換器的性能直接決定著示波器的帶寬，而帶寬作為示波器的三大基本指標之一，決定了示波器對信號 的基本測量能力。所以我們選用了基于 EEPROM技術的 EPM240。 EPM240是基于 EEPROM技術的一款 CPLD，只需使用 ByteblasterII下載電纜和Quartus II軟件配置即可實現(xiàn) 對 其在線編程 。 (由于購買時供應商只能提供帶 C5后綴的器件，所以我們沒有選擇速度最快的 EPlVl240T100C3。它有 240個邏輯單元，是TQFP封裝，有 100個引腳，其中 80個是用戶可配置的 I/O引腳。 它是 ALTERA推出的 MAX II器件系列，是迄今成本最低的 CPLD。編程設計的軟件平臺有很多，比如ALTERA公司的 Quartus II軟件， XILINX公司的 ISE Foundation等。通過對邏輯單元和他們之間的連接關系進行配 12 置，構(gòu)建復雜的邏輯系統(tǒng)。 FPGA/CPLD通常由許多邏輯單元組成，每個邏輯單元都由一個觸發(fā)器 (flipflop)和一些簡單的組合邏輯構(gòu)成。 FPGA是現(xiàn)場可編程邏輯陣列 (Field Programmable Gate Array)的英文縮寫，是可編程邏輯器件的一種。 P0P3 為可編程通用 I/O 腳，其功能用途由軟件定義，在本設計中， P0 端口（ 3239 腳）被定義為 N1 功能控制端口，分別與 N1 的相應功能管腳相連接， 13 腳定義為 IR 輸入端， 10 腳和 11 腳定義為 I2C 總 線控制端口，分別連接 N1 的 SDAS（ 18 腳）和SCLS（ 19 腳）端口， 12 腳、 27 腳及 28 腳定義為握手信號功能端口，連接主板CPU 的相應功能端，用于當前制式的檢測及會聚調(diào)整狀態(tài)進入的控制功能。 RST（ 9 腳）為復位輸入端口，外接電阻電容組成的復位電路。功能包括對會聚主 IC 內(nèi)部寄存器、數(shù)據(jù) RAM 及外部接口等功能部件的初始化，會聚調(diào)整 控制，會聚測試圖控制，紅外遙控信號 IR 的接收解碼及與主板 CPU 通信等。 AT89C52 是一個低電壓，高性能 CMOS 8 位 單片機 ，片內(nèi)含 8k bytes 的可反復擦寫的 FLASH 只讀程序存儲器和 256 bytes 的隨機存取數(shù)據(jù)存儲器（ RAM），器件采用 ATMEL 公司 的高密度、非易失性存儲技術生產(chǎn)，兼容標準 MCS51 指令系統(tǒng)，片內(nèi)置通用 8 位中央處理器和 Flash 存儲單元， AT89C52 單片機在電子行業(yè)中有著廣泛的應用。還有是考慮到目前電路設計的主流為 ，為了使 DSO系統(tǒng)具有更好的兼容性，在器件選擇AT89C52 信號調(diào)整電路 信號選擇 雙口ＲＡＭ Ｄ／Ａ輸出電路 高速Ａ／Ｄ電路 普通示波器 EPM240 EPM240 鋸齒波 Ｄ／Ａ 觸發(fā)電路 鍵盤 顯示器 Ａ／Ｄ 程控放大電路 ８２５５ X Y Z 信號一 信號二 11 上，盡量選用 。由于EPM7128SLC8415 的硬件資源不是十分豐富，為了以后功能擴展方便，所以我們選用了兩片該器件分別控制著模擬信號的采樣以及采樣數(shù)據(jù)的輸出，用單片機控制并協(xié)調(diào)它們之間的工作。這種情 10 況下，雖然信號采樣率比通常情況高一倍，記錄長度并沒有縮短，因為兩個存儲器都用來存儲同一個波形的數(shù)據(jù)，也就是說存儲深度也增加了一倍 ，同時 記錄長度不會減少。如果選擇用兩路模擬輸入，并使得二者的相位相差 180度，就可能得到雙倍 的等效采樣率 。 從圖 32中可以看出， 兩個通道之間完全是相互分離的，那么，它們就可以單獨使用。 除了觸發(fā)控制之外，控制邏輯中還包含了其他高級模式，比如預觸發(fā)模式。采用這樣的觸發(fā)設計方法就無需設計通常所需的觸發(fā)電路，并且可以縮短模擬信號路徑，從而減少噪聲干擾。由于可編程器件的工作頻率很高，所以用它控制高速 A/D 工作是合適的，同時又有著 MAXPLUSII 這樣強大的軟件予以支持，所以設計調(diào)試都會變得十分方便。 被測信號 硬件電路 計算機軟件 圖 31 系統(tǒng)示意圖 圖 32是基于 PC機的 數(shù)字存儲示波器的系統(tǒng)框圖 。但是，很多 DSO或是邏輯分析儀的內(nèi)存都不夠大，僅能存儲幾千個采樣點 (有時甚至低至幾百個采樣點 )，存儲時間也只 有幾個毫秒。然而， 在實際的測量工作中，用戶在需要一個高采樣速率的同時，還需要較長的記錄時間，這樣才能避免走樣，并且便于觀察信號波形。一臺DSO 的記錄時間長度是由采樣速率和存儲深度決定的，三者之問的關系可以用式(24)表示： 記錄時長 =存儲深度 247。在較低的時基設置之下，示波器使用的采樣速率也比較低。 通常，示波器沿著水平軸顯示 512采樣點，為了便于使用，這些采樣點以每格 50個采樣點的水平分辨率來進行顯示，這就是說水平軸的長為 512/50=格。舉例來說，使用lOOMHz 帶寬的示波器測量 1V， 100MHz 的正弦波，得到的幅度只有 。通常定義示波器靈敏度下降 3dB時的頻率為示波器的帶寬，也就是說示波器的帶寬是以正弦波幅度衰減 3dB 點為定義的。 7 數(shù)字存儲示波器的 主要參數(shù) 帶寬 帶寬作為示波器的三大基本指標之一，決定了示波器對信號的基本測量能力。 (7)觸發(fā)功能先進與模擬示波器不同 ， 數(shù)字存儲示波器不僅能顯示觸發(fā)后的信號 ， 而且能顯示觸發(fā)前的信號還可以任意選擇超前和滯后的時間。 (6)測量結(jié)果準確 LCD 上每個光點都對應存儲區(qū)內(nèi)確定的數(shù)據(jù)。 (4)存儲時間長 ， 由于數(shù)字存儲示波器是把模擬信號用數(shù)字方式存儲起 來 ， 因此 ， 其存儲時間理論上可以無限長。 (2)顯示更新速率更高數(shù)字存儲示波器的顯示更新速率最高可達每秒 40 萬個波形 ， 因而在觀察偶發(fā)信號和捕捉毛刺脈沖方面更加方便。可從最初采樣速率等于兩倍帶寬提高至五倍甚至十倍。控制模塊以 AT89C52單片機為控制核心，協(xié)調(diào)兩片可編程器件的工作，并完成其它的測量，計算及控制功能。數(shù)據(jù)采集模塊采用可編程器件 (EPM7128SLC8415)控制高速 A/D(TLC5510)對不同頻率的輸入信號分別以相應的采樣速度予以采樣，并將采樣數(shù)據(jù)存在雙口RAM(IDT7132)中。 本文中的 數(shù)字 存儲 示波器 由四個模塊組成， 如圖 21所示， 分別是：信號前向調(diào)整模塊，數(shù)據(jù)采集模塊，數(shù)據(jù)輸出模塊和控制模塊。所以，在 數(shù)字存儲示波器 中的輸入信號接頭和示波器 CRT之間的電路不只是僅有模擬電路。對于一般使用情況來說，采樣速率的范圍從每秒20MS/s(20兆 次 )到 200MS/s。對輸入信號進行采樣的速度稱為采樣速率。這個過程稱為數(shù)字化。當信號進入數(shù)字存儲示波器 之后 ，在信號到達 CRT的偏轉(zhuǎn)電路之前，示波器將按一定的時間間隔對信號電壓進行采樣。 數(shù)字存儲示波器新產(chǎn)晶將繼續(xù)向數(shù)字化、智能化、寬帶化、集成化、多功能化、高精度方向發(fā)展。其示波器的另 一個特點是存儲長度長，長存儲提供高的分辨率， LeCory獨有的存儲管理系統(tǒng) ，配合其先進的峰值檢測電路，使得整個波形在單一屏幕顯示，即可即時找山毛刺及干擾的所在，確保任何掃描速度動作 ， 都能夠保持較高的采樣速率。泰克公司推出的示波器具有獨特的保證高信號保真度的獲取結(jié)構(gòu)，能夠利用先進的觸發(fā)系統(tǒng)，提供快速瞬態(tài)信號的多通道獲取，顯示和所有測量的有效修正，先進的波長處理等能力。 4 數(shù)字 存儲示波器的 發(fā)展現(xiàn)狀 從目前情況來看，國外三太公司泰克、安捷倫、力科生產(chǎn)的示波器仍然是市場上的主流。如 ： 當故障發(fā)生時 ， 它能夠觸發(fā)并且能夠觀察引起故障觸發(fā)前的過程。示波器也能夠容易地與許多繪圖儀器和打印機相連來進行高質(zhì)量的拷貝。 (2)波形處理：由于數(shù)字存儲示波器內(nèi)部使用微處理器．它能夠在所獲得的波形上完成幅度和時間參數(shù)以及波形運算等功 能，加上選件能夠完成更復雜的數(shù)學運算，如積分、倒數(shù)、指數(shù)、對數(shù)、平均、數(shù)字濾波、極值、 FFT等。不能進行單次捕捉和預觸發(fā)觀察也是它的缺點。 (3)順序采樣方式主要用于數(shù)字取樣示波器中，能以極低的采樣速率獲得極高的帶寬。每個采樣周期觸發(fā)點與下一個采樣點之間的時間由觸發(fā)精密內(nèi)插器測量。信號與采樣周期時鐘之間是非同步的，使得每個采樣周期的觸發(fā)點與下一個采樣點之間的時間間隔是隨機的。 (2)隨機采樣是指每個采集周期采集一定數(shù)量的點，經(jīng)過多個采集周期的樣點積累。 (1)實時采樣對每個采集周期的采樣點按時間順序進行簡單的排列 就能表