freepeople性欧美熟妇, 色戒完整版无删减158分钟hd, 无码精品国产vα在线观看DVD, 丰满少妇伦精品无码专区在线观看,艾栗栗与纹身男宾馆3p50分钟,国产AV片在线观看,黑人与美女高潮,18岁女RAPPERDISSSUBS,国产手机在机看影片

正文內(nèi)容

數(shù)字示波器的設(shè)計-通信工程專業(yè)畢業(yè)論-wenkub

2023-06-17 01:00:51 本頁面
 

【正文】 本文的設(shè)計目標。在數(shù)字電路實驗中,需要使用若干儀器、儀表觀察實驗現(xiàn)象和結(jié)果。 示波器的發(fā)展與分類 100多年前,斯特拉斯堡大學(xué)的物理學(xué)教授卡爾 示波器發(fā)展歷史的下一個里程碑是 Nicolet公司在 1972年首創(chuàng)了數(shù)字示波器 (DSO),而惠普公司在 1984年真正實現(xiàn)了數(shù)字示波器的商業(yè)化和技術(shù)改進 [1]。商品化的示波器有數(shù)字示波器、手持示波器、虛擬示波器、模擬示波器、混合示波器五種。當組合示波器被設(shè)置成 DSO時,用戶可以用它來進行 自動參數(shù),測量,存貯采集的波形進而制作硬件拷貝;同時,在需要的時候還能具有模擬示波器的無限分辨率以及熟悉而可信的波形顯示,并且使用組合示波器時,不管信號重復(fù)速率的高低,都可獲得最亮的顯示。典型的示波器產(chǎn)生一個二維的波形,輸入端接收電壓信號顯示在 Y軸方向上,而時間參數(shù)則顯示在 x軸方向上。為了將各種信號無失真地顯示并存 儲,就必須采用數(shù)字技術(shù)。由于數(shù)字存儲示波器與計算機技術(shù)的緊密結(jié)合 , 使其發(fā)展非常迅速 。數(shù)字存儲示波器既適用于重復(fù)信號的檢測,也適用于單次瞬態(tài)信號的測量。 (1)實時采樣對每個采集周期的采樣點按時間順序進行簡單的排列 就能表達一個波形。信號與采樣周期時鐘之間是非同步的,使得每個采樣周期的觸發(fā)點與下一個采樣點之間的時間間隔是隨機的。 (3)順序采樣方式主要用于數(shù)字取樣示波器中,能以極低的采樣速率獲得極高的帶寬。 (2)波形處理:由于數(shù)字存儲示波器內(nèi)部使用微處理器.它能夠在所獲得的波形上完成幅度和時間參數(shù)以及波形運算等功 能,加上選件能夠完成更復(fù)雜的數(shù)學(xué)運算,如積分、倒數(shù)、指數(shù)、對數(shù)、平均、數(shù)字濾波、極值、 FFT等。如 : 當故障發(fā)生時 , 它能夠觸發(fā)并且能夠觀察引起故障觸發(fā)前的過程。泰克公司推出的示波器具有獨特的保證高信號保真度的獲取結(jié)構(gòu),能夠利用先進的觸發(fā)系統(tǒng),提供快速瞬態(tài)信號的多通道獲取,顯示和所有測量的有效修正,先進的波長處理等能力。 數(shù)字存儲示波器新產(chǎn)晶將繼續(xù)向數(shù)字化、智能化、寬帶化、集成化、多功能化、高精度方向發(fā)展。這個過程稱為數(shù)字化。對于一般使用情況來說,采樣速率的范圍從每秒20MS/s(20兆 次 )到 200MS/s。 本文中的 數(shù)字 存儲 示波器 由四個模塊組成, 如圖 21所示, 分別是:信號前向調(diào)整模塊,數(shù)據(jù)采集模塊,數(shù)據(jù)輸出模塊和控制模塊??刂颇K以 AT89C52單片機為控制核心,協(xié)調(diào)兩片可編程器件的工作,并完成其它的測量,計算及控制功能。 (2)顯示更新速率更高數(shù)字存儲示波器的顯示更新速率最高可達每秒 40 萬個波形 , 因而在觀察偶發(fā)信號和捕捉毛刺脈沖方面更加方便。 (6)測量結(jié)果準確 LCD 上每個光點都對應(yīng)存儲區(qū)內(nèi)確定的數(shù)據(jù)。 7 數(shù)字存儲示波器的 主要參數(shù) 帶寬 帶寬作為示波器的三大基本指標之一,決定了示波器對信號的基本測量能力。舉例來說,使用lOOMHz 帶寬的示波器測量 1V, 100MHz 的正弦波,得到的幅度只有 。在較低的時基設(shè)置之下,示波器使用的采樣速率也比較低。然而, 在實際的測量工作中,用戶在需要一個高采樣速率的同時,還需要較長的記錄時間,這樣才能避免走樣,并且便于觀察信號波形。 被測信號 硬件電路 計算機軟件 圖 31 系統(tǒng)示意圖 圖 32是基于 PC機的 數(shù)字存儲示波器的系統(tǒng)框圖 。采用這樣的觸發(fā)設(shè)計方法就無需設(shè)計通常所需的觸發(fā)電路,并且可以縮短模擬信號路徑,從而減少噪聲干擾。 從圖 32中可以看出, 兩個通道之間完全是相互分離的,那么,它們就可以單獨使用。這種情 10 況下,雖然信號采樣率比通常情況高一倍,記錄長度并沒有縮短,因為兩個存儲器都用來存儲同一個波形的數(shù)據(jù),也就是說存儲深度也增加了一倍 ,同時 記錄長度不會減少。還有是考慮到目前電路設(shè)計的主流為 ,為了使 DSO系統(tǒng)具有更好的兼容性,在器件選擇AT89C52 信號調(diào)整電路 信號選擇 雙口RAM D/A輸出電路 高速A/D電路 普通示波器 EPM240 EPM240 鋸齒波 D/A 觸發(fā)電路 鍵盤 顯示器 A/D 程控放大電路 8255 X Y Z 信號一 信號二 11 上,盡量選用 。功能包括對會聚主 IC 內(nèi)部寄存器、數(shù)據(jù) RAM 及外部接口等功能部件的初始化,會聚調(diào)整 控制,會聚測試圖控制,紅外遙控信號 IR 的接收解碼及與主板 CPU 通信等。 P0P3 為可編程通用 I/O 腳,其功能用途由軟件定義,在本設(shè)計中, P0 端口( 3239 腳)被定義為 N1 功能控制端口,分別與 N1 的相應(yīng)功能管腳相連接, 13 腳定義為 IR 輸入端, 10 腳和 11 腳定義為 I2C 總 線控制端口,分別連接 N1 的 SDAS( 18 腳)和SCLS( 19 腳)端口, 12 腳、 27 腳及 28 腳定義為握手信號功能端口,連接主板CPU 的相應(yīng)功能端,用于當前制式的檢測及會聚調(diào)整狀態(tài)進入的控制功能。 FPGA/CPLD通常由許多邏輯單元組成,每個邏輯單元都由一個觸發(fā)器 (flipflop)和一些簡單的組合邏輯構(gòu)成。編程設(shè)計的軟件平臺有很多,比如ALTERA公司的 Quartus II軟件, XILINX公司的 ISE Foundation等。它有 240個邏輯單元,是TQFP封裝,有 100個引腳,其中 80個是用戶可配置的 I/O引腳。 EPM240是基于 EEPROM技術(shù)的一款 CPLD,只需使用 ByteblasterII下載電纜和Quartus II軟件配置即可實現(xiàn) 對 其在線編程 。作為示波器的核心模塊之一, A/D轉(zhuǎn)換器的性能直接決定著示波器的帶寬,而帶寬作為示波器的三大基本指標之一,決定了示波器對信號 的基本測量能力。逐位逼近的數(shù)字化過程是用一系列的基準電壓與被轉(zhuǎn)換電壓 iu 相比較,由高位至低位逐位確定各位數(shù)碼是 1還是 0。綜合以上的條件,選擇了 ANALOG公司的 AD9283。輸出模塊 把數(shù)據(jù)組成一排,經(jīng)糾錯之后送給 8個輸出緩沖器。 AD9283的 PWRDWN輸入為高時,輸出都將呈現(xiàn)高阻態(tài); PWRDWN為低時,輸出緩沖才能將信號送出。因為在現(xiàn)有的 FIFO存儲器中,它具有很高的存儲位 /價格之比。 DRAM往往需要特殊的控制,并且數(shù)據(jù)傳輸率相對較低。另外, AL422B中還集成了 DRAM控制器和地址產(chǎn)生邏輯。 AL422B內(nèi)部就像一個循環(huán)緩沖區(qū),因為當寫指針到達存儲器的尾地址時,它將自動回到地址零所在,并覆蓋已存在的數(shù)據(jù)。寫使能 (/WE)為低時,在寫時鐘 (WCLK)的上升沿,數(shù)據(jù)被送入存儲器。讀使能 (/RE)為低時,每當讀時鐘 (RCLK)的上升沿到來,讀指針就遞增 1。 /OE是在 RCLK的上升沿被采集的。串口的數(shù)據(jù)傳送率不及并口。 計算機的并口針腳 (母頭 )有 25針,其引腳定義如表 31所示: 表 31 25針并行口插口的針腳功能 針腳 功能 針腳 功能 15 1 選通 10 確認( ACKNLG低平) 2 數(shù)據(jù)位 0 11 忙( Busy) 3 數(shù)據(jù)位 1 12 缺紙( PE) 4 數(shù)據(jù)位 2 13 選擇( SLCT) 5 數(shù)據(jù)位 3 14 自動換行 6 數(shù)據(jù)位 4 15 錯誤 7 數(shù)據(jù)位 5 16 初始化 8 數(shù)據(jù)位 6 17 選擇輸入 9 數(shù)據(jù)位 7 1825 地線路 (GND) 計算機并口寄存器 并行接口中有 3個可訪問的寄存器:數(shù)據(jù)端口、狀態(tài)端口和控制端口。當 CPU對該寄存器進行寫訪問時,該寄存器在 IOW信號的上升沿處鎖存 CPU的寫數(shù)據(jù),然后把鎖存的寫數(shù)據(jù)輸出到 D[O: 7]數(shù)據(jù)線上。 表 32 狀態(tài) 端口 寄存器 7 6 5 4 3 2 1 0 BUSY ACK E SLCT ERROR 0 0 0 位 7鎖存的是 Busy輸入引腳電平的反碼,該位為 0表示打印機為忙狀態(tài)不能接受新的字符數(shù)據(jù);該位為 1表示打印機已準備好接受下一字符數(shù)據(jù)。 位 3鎖存的是 ERROR輸入引腳的狀態(tài),該位為 l表示一個打印機錯誤 已 被 檢測到;為 0表示沒有檢測到錯誤。并行接口的系統(tǒng)復(fù)位輸入信號清除該寄存。向該位 寫 0,產(chǎn)生 INIT信號;寫 1,取消 INIT。該中斷請求能否向系統(tǒng)提出由本位控制,本位置為 I,便能并行接口的中斷請求信號。 并行接口信號的時序 在并行接口信號中,有時序關(guān)系的信號為 D[O: 7], STROBE、 BUSY和 ACK,其余為靜態(tài)的控制或狀態(tài)信號。本章主要討論了其硬件電路的設(shè)計。 圖 41 高速數(shù)據(jù)采集電路 表 41 控制信號與放大倍數(shù)的對應(yīng)關(guān)系 PA3PA0 放大倍數(shù) 1000 1 0100 10 0010 20 0001 100 19 根據(jù)題目要求垂直分辨率為 32級 /div,示波器上共 8格,即要分為 256 級,因此可選用 8 位 A/D。但是,從 100HZ 到 100KHZ 的跨度太大 ,不利于中間頻段信號的顯示,因此我們又多加了 1KHZ 和 10KHZ 兩檔掃描速度。 設(shè)計的高速數(shù)據(jù)采集電路如圖 42 所示, 該電路除了對輸入信號進行 5倍衰減外,還在輸入信號上迭加 的直流。根據(jù)實驗比較,我們選定輸出頻率為2MHZ。 圖 43 D/A 電路 輸出數(shù)據(jù)的地址由地址累加器得到,我們在地址累加器的后級加入了一級數(shù)據(jù)選擇器,通過掃描信號的進位脈沖切換數(shù)據(jù)通道,即可實現(xiàn)鎖存后或單次觸發(fā)后顯示波形的水平移動。將鋸齒波計滿后輸出的進位脈沖經(jīng)過一定的延時放大后,送給模擬示波器的Z軸,以消隱 回掃線。 這里選用的比較電路是由高增益,低噪聲,低漂移運放 OP37 開環(huán)構(gòu)成的。因此我們采用一路采集電路對兩路輸入信號交替采樣,將采集數(shù)據(jù)分別存儲于原存儲器的奇偶地址內(nèi),再分別示波,同樣可以以較高的精度作到雙蹤示波,并且使系統(tǒng)的性價比提高。系統(tǒng)的顯示器用的是 DCM162A,它是字符型 LCD,共有兩行十六列,每個字符位由 8行 5列組成,由于其分辨率不高,難以進行漢字顯示,因此我們采用全英文界面。其中,場掃描信號由 EPM 7128 內(nèi)部計數(shù)產(chǎn)生。軟件主要由多層滾動式菜單組成,功能的設(shè)定都在菜單中完成,各個功能模塊相互獨立,具有很好的交互性。文件的控制程序 ()則會對數(shù)據(jù)文件的讀取、保存和輸出進行管理。 主程序 () 這個程序包括了一個主函數(shù) WinMain(), WinMain()函數(shù)將作為一個初始的入口函數(shù)被系統(tǒng)調(diào)用開始整個程序的執(zhí)行,主要用來完成一些初始化工作,并維護一個消息循環(huán)。 WinMain()中還 調(diào)用了全局函數(shù) Quit(),它能夠在程序執(zhí)行時的任何點被調(diào)用,功能是關(guān)閉所有的文件,并停止消息循環(huán)后退出。當用戶發(fā)出一個命令,操作系統(tǒng)產(chǎn)生一個相應(yīng)的消息。 因為幾乎每一個事件都會產(chǎn)生一個消息,處理這些消息的方法就決定了用戶界面行為。這會引起程序停止響應(yīng)。 52。轉(zhuǎn)換完成后,就開始消息循環(huán),不斷接收新消息設(shè)置主窗口參數(shù) 注冊窗口類 創(chuàng)建窗口 顯示窗口 接收消息并處理 加載鍵盤快捷鍵 轉(zhuǎn)換表 28 并做相應(yīng)處理。因為 Windows程序以窗口的形式存在,在不同窗口之間傳遞信息是 Windows和應(yīng)用 程序進行交流的主要形式。 29 6 總結(jié)與展望 基于 PC的數(shù)字存儲示波器很好的結(jié)合了計算機先進的圖形圖像顯示功能和強大的控制處理能力,使數(shù)字示波器性價比提高,有了更為廣闊的應(yīng)用前景。有時,我們也可能需要用一個觸發(fā)點的序列來觸發(fā)系統(tǒng)。當監(jiān)測到一個值序列時,可以利用一個狀態(tài)機來產(chǎn)生這個觸發(fā)脈沖。 (2)采樣速率 由于 DSO中使用的存儲器芯片 AIA22B是基于 DRAM技術(shù)的,為了正確刷新 DRAM,它的讀時鐘 (RCLK)或者寫時鐘 (WCLK)必須大于 1MHz。另外,還可以在邏輯分析儀模式時,加一個外部的時鐘信號,更有利于用來監(jiān)測 30 一些同步系統(tǒng)。 FI玎能從被測信號中提取信號所 包含的各個頻率分量,并將各個頻率分量的幅度顯示出來。 31 參考文獻 [1]張錫純,電子示波器及其應(yīng)用,機械工業(yè)出版社, 1997 [23 Thomas Crocutt, Digital Storage Oscilloscope, 2021 [3]趙廣林,輕松跟我學(xué) Protel 99SE電路設(shè)計與制版,電子工業(yè)出版社, 2021 [4]李
點擊復(fù)制文檔內(nèi)容
畢業(yè)設(shè)計相關(guān)推薦
文庫吧 www.dybbs8.com
備案圖片鄂ICP備17016276號-1