【正文】 指令指定的寄存器中存儲指令的執(zhí)行數(shù)據(jù)和存儲邏輯計(jì)算單元的結(jié)果。下面將給出在 Logisim 上設(shè)計(jì)的指令存儲器的設(shè)計(jì)圖： 圖 本次設(shè)計(jì)的指令流水線中，指令存儲器中一共存儲了八條指令，但是最終只會執(zhí)重慶大學(xué)本科學(xué)生畢業(yè)設(shè)計(jì)（論文） 指令靜態(tài)五級流水線的總體設(shè)計(jì) 13 行七條指令，因?yàn)樵趫?zhí)行相等分支指令時會跳過一條指令轉(zhuǎn)而跳轉(zhuǎn)到相等分支指令指定的地址。 指令流水線指令存儲器 指令流水線指令存儲器是一個專門存儲已經(jīng)編譯好的指令的存儲器，它有一個八位的地址接收單元，三十二位的數(shù)據(jù)傳出單元，和三十二位的 ROM 存儲器三個部分構(gòu)成。 PC 寄存器有三個部分組成：第一部分三十二位數(shù)據(jù)接收單元，第二部分寄存器存儲單元，第三部分三十二位數(shù)據(jù)傳出單元。 指令流水線 PC 寄存器 PC寄存器是一個專門用于存儲下一條指令地址的寄 存器，它的主要功能就是存儲下一條指令的地址。如 WB 階段需要兩位控制碼， MEM 階段需要三位控制碼， EX 執(zhí)行階段需要四位控制碼。 下面將給出本次設(shè)計(jì)的指令流水線指令控制器在具體指令中應(yīng)該如何如何設(shè)置值的具體表格： 流水線指令控制碼 表 指令 RegDst ALUOp1 ALUOp2 ALUsrc Branch MemRead MemWrite RegWrite MemtoReg R 型 1 1 0 0 0 0 0 1 0 lw 0 0 0 1 0 1 0 1 1 sw x 0 0 1 0 0 1 0 x beq x 0 1 0 1 0 0 0 x 當(dāng)設(shè)計(jì)出指令流水線控制代碼，以及 ALU 控制代碼時，就進(jìn)行下一步的指令流水線控制器的設(shè)計(jì)，在本次設(shè)計(jì)中，使用的是 Logisim 軟件中的 ROM 存儲單元，設(shè)計(jì)構(gòu)思是將設(shè)計(jì)好的 ALU 控制碼直接存儲到 ROM 中，然后將 OP 字段作為 ROM存儲單元的地址，即假如 OP 字段為 000001則 ROM 存儲單元輸出的是位置在第一個的存儲數(shù)據(jù)，如果 OP 字段是 000000則 ROM 存 儲單元輸出的是位置在第零位的存儲數(shù)據(jù)。在 Branch 信號和分支指令檢測單元的輸出都為零的時候， PCSrc 將不會調(diào)用下一個順序地址，否則它將調(diào)用下一個順序的地址。指令流水線將根據(jù)這些信號來選擇結(jié)構(gòu)寄存器，并且可以擴(kuò)展十六位的地址位讓它與寄存器里的值相加從而得到地址。 /寄存器堆讀階段：與之前的一步是比較相似的，在每一個的指重慶大學(xué)本科學(xué)生畢業(yè)設(shè)計(jì)（論文） 指令靜態(tài)五級流水線的總體設(shè)計(jì) 10 令時鐘周期里，指令本身所做的工作都是一樣，它就是譯碼所以根本就不用控制信號來控制它。因?yàn)槊恳粭l控制線路它只會和它所控制的流水線部件相對應(yīng)，所以只要在流水線的五個步驟中，把控制信號分成五組就可以很好的解決指令流水線控制的問題了。 本次設(shè)計(jì)的指令系統(tǒng)都是由上述所說的指令類型來編譯的，它將在指令流水線中運(yùn)行，以確定設(shè)計(jì)出的流水線是否符合邏輯。 funct:它被稱為 功能字段，這個字段主要是通過和 ALUOp 控制位組合起來從而確定 ALU 控制位。 rd:它是 R 型指令的目的字段。 rs:在 R型指令中它為源寄存器字段，而在取指令和存儲指令中它作為基地址與十六位的地址字段相加得到存儲地址。 指令格式表 表 Op(6) Rs(5) Rt(5) Rd(5) Shamt(5) Funct(6) Op(6) Rs(5) Rt(5) Address(16) 第一個指令格式為 R型指令格式，第二個指令格式為 I型指令格式。 分支轉(zhuǎn)移指令 取指令，指令譯碼， ALU 運(yùn)算單 元。 L 型指令 取指令，指令譯碼， ALU 運(yùn)算單元，讀存儲器階段，寫結(jié)果到寄存器。在采取這些高端指令流水線技術(shù)后， i7 處理器的性能有了質(zhì)的提升，它的 CPI 達(dá)到了一個最佳預(yù)測值。因特爾推出的酷睿 i7處理器，它的總流水線深度為 14級，分支錯誤預(yù)測成為為 17個時鐘周期。因?yàn)閬y序的超標(biāo)量流水線處理器里面有幾個流水線，這些流水線連接了整型，跳轉(zhuǎn)，浮點(diǎn)和內(nèi)存執(zhí)行單元。它非常完美的將亂序執(zhí)行還有推測執(zhí)行結(jié)合了在一起。因特爾公司在 X86 系列的處理器就已經(jīng)運(yùn)用了指令流水線技術(shù)，并且它又在奔騰系列的處理器使用了流水化程度更高的流水 線技術(shù)，比如說MMX 技術(shù)，它是將整個流水線的處理過程多增加了一步，那就是指令從代碼的高速緩存中預(yù)先提取出來，然后將它傳送到“預(yù)處理”階段，在“預(yù)處理”階段它將進(jìn)行指令的譯碼階段。第二種是復(fù)制處理器內(nèi)部部件的數(shù)量，使得每一個流水級可以啟動多條指令。有兩種方法可以增加潛在的指令級并行程度。 指令流水線的冒險 重慶大學(xué)本科學(xué)生畢業(yè)設(shè)計(jì)（論文） 指令流水線技術(shù)總體概述 6 指令 流水線技術(shù)在商業(yè)上的運(yùn)用 近 30 年來指令流水線技術(shù)在不斷的發(fā)展，從最初的指令五級流水線到英特爾公司奔騰四處理器的二十級流水線。 把之前的運(yùn)算結(jié)果或讀存儲器結(jié)果寫到寄存器堆中。如果是分支 branch指令，該階段需決定是否將分支地址寫入 PC。期間 ALU 空閑，可以考慮“投機(jī)計(jì)算”分支地址。 /讀寄存器堆階段 經(jīng)過控制 邏輯延遲后，控制信號更新為新值。 指令流水線技術(shù)原理 最經(jīng)典的指令五級流水線技術(shù)，這五個步驟分別為： 執(zhí)行一次存儲器讀操作讀出的內(nèi)容（指令）保存到寄存器 IR（指令寄存器）中， IR的內(nèi)容不是每個時鐘都更新，所以 IR必須加一個“寫使能”控制。在二十世紀(jì)的 60 年代， IBM 公司生產(chǎn)的 IBM7030 大型計(jì)算機(jī)是世界上第一臺采用流水線技術(shù)的計(jì)算機(jī)。但是多周期處理器依然有著一些缺點(diǎn)，比如說不能流水化的執(zhí)行指令。而在多周期處理器中，指令的每一步將占用一個時鐘周期，一個功能單元可以在一條指令的執(zhí)行過程中使用多次。 重慶大學(xué)本科學(xué)生畢業(yè)設(shè)計(jì)（論文） 指令流水線技術(shù)總體概述 5 3 指令流水線 指令流水線技術(shù)的起源 在較早的指令處理器中，人們最先設(shè)計(jì)的單周期處理器，但是單周期處理它每條指令在一個固定長度的時鐘周期內(nèi)完成。因?yàn)槟憧赡軙霈F(xiàn)一種狀況，那就是邏輯設(shè)計(jì)是正確的，但是在具體的執(zhí)行過程中，寄存器的值可能會在不可控的范圍內(nèi)變化，比如說執(zhí)行一條指令并要將數(shù)據(jù)傳入寄存器時，上一條指令的數(shù)據(jù)就可能同時傳入即將接收數(shù)據(jù)的寄存器中，造成數(shù)據(jù)傳輸錯誤。并且在 Logisim 中可以使用多路選擇器，數(shù)據(jù)分離器，與門，或門，反向電路，加法器，減法器，位擴(kuò)展器等元器件。 Logisim 元器件的使用 首先在本次仿真過程中，使用 Logisim 中最為重要的元器件是 ROM 器件和RAM 器件，在本次仿真過程中 ROM 將它作為指令存儲器，將預(yù)先編譯好的指令轉(zhuǎn)換為 16 進(jìn)制存儲到 ROM 中，而 RAM它也可以載人預(yù)先設(shè)計(jì)好的數(shù)據(jù)，并且還可以通過指令流水線的運(yùn)行，將 ALU處理過的數(shù)據(jù)和寄存器里的值存儲在 RAM里面。 ，第一次電路圖設(shè)計(jì)好后，在設(shè)計(jì)第二次電路圖讓它嵌套在第一次電路圖上。 ，非常的方便。 Java 來編程控件來組成自己設(shè)計(jì)的邏輯電路圖或者是自己設(shè)計(jì)的比較復(fù)雜的指令。同時還可以重新利用小規(guī)模的電路來作為大型電路的一部分。 Logism 中的主要組成部分之一就在于設(shè)計(jì)并以圖示來顯示指令或其他中央處理器單位。重慶大學(xué)本科學(xué)生畢業(yè)設(shè)計(jì) （論文） Logisim 軟件的使用與注意事項(xiàng) 3 2 Logisim 軟件 Logisim 的簡介 每一位用戶都可以通過它來學(xué)習(xí)如何創(chuàng)建邏輯電路，方便簡單。 第五章 描述了指令是如何具體的在指令流水線中執(zhí)行，以及可能會遇到的問題。 第三章 介紹了指令流水線技術(shù)的總體技術(shù)概要，以及指令流水線技術(shù)的原理，指令流水線技術(shù)的起源和商業(yè)上的運(yùn)用。本文共有七章，文章的結(jié)構(gòu)安排如下： 第一章 為緒論，這一章描述了這個研究項(xiàng)目所處的研究背景以及其意義，并介紹了這一研究領(lǐng)域國內(nèi)外的研究狀況，接著介紹了本文的研究目的和研究內(nèi)容，最后展現(xiàn)論文的結(jié)構(gòu)安排。這極大的提高了流水線的運(yùn)行效率，并且現(xiàn)代的指令都采用了動態(tài)執(zhí)行技術(shù)，它包括了分支預(yù)測，數(shù)據(jù)分析，投機(jī)執(zhí)行這幾項(xiàng)技術(shù)，現(xiàn)代的計(jì)算機(jī)處理器都使用的是高級指令集并行技術(shù)即每一個流水線可以啟動多條指令。 ，它已經(jīng)不是采用一般流水線技術(shù)的五級流水線，而是采用更多的流水線級數(shù)，比如說 十四條流水線級數(shù)，它會大大提高流水線的運(yùn)行效率。這就說明當(dāng)某一條指令需要一個數(shù)據(jù)才能執(zhí)行完成時，它將直接被分流出流水線以等待這條指令所需要的數(shù)據(jù)。超標(biāo)量流水線技術(shù)它有 3種獨(dú)特的改進(jìn)： 的流水線條數(shù)已經(jīng)不是 1條，而改進(jìn)成兩至三條，而且超標(biāo)量流水線還有十一個獨(dú)立的元器件執(zhí)行單元去并行地運(yùn)行。它通過將流水線的每一步分別作出與之相對應(yīng)的細(xì)化，增加流水線的級數(shù)，和增加指令的主頻數(shù)，才指令在它的一個時鐘周期內(nèi)完成一個甚至可以達(dá)到兩個浮點(diǎn)數(shù)的操作。 到了 20世 紀(jì) 80年代，流水線技術(shù)已經(jīng)成為精簡指令集處理器最為基礎(chǔ)的技術(shù)了，到了這時流水線技術(shù)開始了發(fā)展，開始有了新型的流水線技術(shù) —— 超標(biāo)量流水線。 國內(nèi)外相關(guān)研究現(xiàn)狀 指令流水線 技術(shù)自從 20世紀(jì) 60年代第一次在高端的大型機(jī)中采用，第一次采用指令集靜態(tài)流水線的計(jì)算機(jī)是 IBM 公司生產(chǎn)的 IBM7030大型計(jì)算機(jī)（它又被稱為 Stretch 計(jì)算機(jī)）。如果沒有互相獨(dú)立的操作部件，很可能會發(fā)生各種沖突。 流水線技術(shù) 是通過增加計(jì)算機(jī)硬件 來實(shí)現(xiàn)的。當(dāng) 流水線深度 在 5~6 級以上時，通常稱為 超流水線 結(jié)構(gòu)（ Super Pipeline）。 采用 流水線技術(shù) 后， 并沒有加速單條指令的執(zhí)行，每條指令的操作步驟一個也不能少，只是多條指令的不同操作步驟同時執(zhí)行，因而從總體上看加快了 指令流 速度，縮短了程序執(zhí)行時間。隨著這些年大型軟件的不斷開發(fā)，人對計(jì)算機(jī)的性能提出了越來越高的要求，這也就是為什么人對 指令流水線的研究更加深入，研究只有一個目的，那就是在人日益增長的海量數(shù)據(jù)下，盡可能的去讓計(jì)算機(jī)高速效率的處理數(shù)據(jù)。 ......................................................................... 錯誤 !未定義書簽。圖表整潔，布局合理，文字注釋必須使用工程字書寫，不準(zhǔn)用徒手畫 3）畢業(yè)論文須用 A4 單面打印，論文 50 頁以上的雙面打印 4）圖表應(yīng)繪制于無格子的頁面上 5）軟件工程類課題應(yīng)有程序清單，并提供電子文檔 1）設(shè)計(jì)（論文） 2）附件：按照任務(wù)書、開題報告、外文譯文、譯文原文（復(fù)印件）次序裝訂 3）其它 重慶大學(xué) 本科學(xué)生畢業(yè)設(shè)計(jì)（論文） 目錄 V 目 錄 摘 要 ...........................