結(jié)構(gòu)4總線和存儲(chǔ)器結(jié)構(gòu)-文庫吧資料
2025-05-21 22:07本頁面
【正文】 的管理和數(shù)據(jù)傳輸是由專門的控制器來完成的， BIT/TI 9 C6000程序存儲(chǔ)器結(jié)構(gòu) 程序存儲(chǔ)器結(jié)構(gòu) BIT/TI 10 C6000數(shù)據(jù)存儲(chǔ)器結(jié)構(gòu) 數(shù)據(jù)存儲(chǔ)器結(jié)構(gòu) BIT/TI 11 提高存儲(chǔ)器帶寬技術(shù) ?存儲(chǔ)器帶寬總是低于處理器對數(shù)據(jù)帶寬的要求，這種差別甚至達(dá)到一個(gè)數(shù)量級 ?提高存儲(chǔ)器的訪問帶寬，可以采用并行訪問、流水交叉訪問等技術(shù) ?使存儲(chǔ)器帶寬與總線帶寬及處理器帶寬相匹配 BIT/TI 12 提高存儲(chǔ)器帶寬技術(shù)：并行訪問 數(shù)據(jù)寄存器 MA R 存儲(chǔ)體 （ m 字 w 位） 地址寄存器 MA R w 位 w 位 MB R1 MB R2 BIT/TI 7 C3x總線和片上存儲(chǔ)器結(jié)構(gòu) 三塊獨(dú)立的片上存儲(chǔ)器 BIT/TI 8 C6000存儲(chǔ)器結(jié)構(gòu) ?C62xx DSPs片內(nèi)集成了大容量存儲(chǔ)器 ? 分為程序區(qū)間和數(shù)據(jù)區(qū)間兩個(gè)獨(dú)立的部分 ? 程序區(qū)間可以作為普通 SRAM映射到存儲(chǔ)空間，也可以作為高速緩存（ cache）使用； ? 數(shù)據(jù)區(qū)間通過兩套總線與處理器內(nèi)核相連，在一個(gè)指令周期內(nèi)不同 Bank的數(shù)據(jù)存儲(chǔ)器可同時(shí)被各訪問一次。BIT/TI 1 第 2章 數(shù)字信號處理器結(jié)構(gòu) 處理器（基本結(jié)構(gòu)） 指令控制單元與流水線 處理單元與數(shù)據(jù)通道 存儲(chǔ)器結(jié)構(gòu) Cache、 VLIW結(jié)構(gòu)、 SIMD結(jié)構(gòu)、中斷機(jī)制、片上通用外設(shè)結(jié)構(gòu) BIT/TI 2 總線和存儲(chǔ)器訪問需求 ?經(jīng)典的 FIR抽頭延遲濾波器的乘法累加指令 MAC對存儲(chǔ)器的訪問 ?讀取指令 ?讀取采樣數(shù)據(jù) ?讀取濾波器系數(shù) ?把數(shù)據(jù)寫入存儲(chǔ)器（下一抽頭延遲線位臵） BIT/TI 3 馮諾曼結(jié)構(gòu)
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1