【正文】 TMS320F2812 自帶的 ADC 模塊是一個(gè) 12 位帶流水線的模數(shù)轉(zhuǎn)換器（ ADC），它有 16 個(gè)通道，可配置為 2 個(gè)獨(dú)立的 8 通道模塊，分別服務(wù)于事件管理器 A 和 B，兩個(gè)獨(dú)立的 8 通道模塊也可以級(jí)聯(lián)構(gòu)成 16 通道模塊。 當(dāng) ADS8364 采用 5MHz 的外部時(shí)鐘來控制轉(zhuǎn)換時(shí)，它的采樣率是250KHz，同時(shí)對(duì)應(yīng)于 4us 的最大吞吐率，這樣采樣和轉(zhuǎn)換公需花費(fèi) 20 個(gè)時(shí)鐘周期，另外，當(dāng)外部時(shí)鐘采用 5Mhz 時(shí)， ADS8364 的轉(zhuǎn)換時(shí)間是 ，對(duì)應(yīng)的采樣時(shí)間是 。當(dāng)轉(zhuǎn)換結(jié)果被存入輸出寄存器后，引腳的輸出將保持半個(gè)時(shí)鐘周期的低電平。當(dāng) ADS8364 的 /HOLDX（ X 為 A、 B 或 C）保 持至少 20ms 的低電平時(shí)，轉(zhuǎn)換開始。三個(gè)保持信號(hào)可以啟動(dòng)指定通道的轉(zhuǎn)換，但三個(gè)保持信號(hào)同時(shí)被選通時(shí)，其轉(zhuǎn)換結(jié)果將保存在 6 個(gè)寄存器中。 ADS8364 的 6 個(gè)模擬輸入分為三組（ A、 B 和C），每個(gè)輸入端都有一個(gè) ADC 保持信號(hào)來保證幾個(gè)通道能同時(shí)進(jìn)行采樣和轉(zhuǎn)換 [21]。 ADS8364采用 +5V 工作電壓，并帶有 80dB 共模抑制的全差分輸入通道以及 6 個(gè)模數(shù)轉(zhuǎn)換器、 6 個(gè)差分采樣放大器。 EA0~EA2 用來控制ADS8364 的 A0~A2，而 EA15 則用來通過反相器發(fā)送片選信號(hào)。這里選用 16 位并行輸出的 A/D 轉(zhuǎn)換芯片 ADS8364， ADS8364 與 TMS320F2812的接口電路如圖 31 所示 ADS8364 的特點(diǎn) 是片選信號(hào) CS、輸入時(shí)鐘 CLK、數(shù)據(jù)輸入及控制信號(hào)均可以和 TMS320F2812 直接連接。下面我們分別介紹兩種方案。 xx 大學(xué)學(xué)士學(xué)位論文 12 第 3章 系統(tǒng)的硬件設(shè)計(jì) 系統(tǒng)的前端數(shù)據(jù)采集 在系統(tǒng)的前端 AD 采集模塊中，我們?cè)O(shè)計(jì)了兩種方案?？紤]xx 大學(xué)學(xué)士學(xué)位論文 11 到系統(tǒng)的低功耗以及 F2812 芯片的 CPU 核和 I/O 外設(shè)上 電順序的不同，本文選用了 TI 公司的芯片 TPS75733[18]和 TPS76801[19]作為整個(gè)系統(tǒng)的供電電源，將電路板外接的 +5V 轉(zhuǎn)換成 + 和 、 +12V 和 +5V 由外電源提供，這里選用開關(guān)電源。 其他器件的選型 時(shí)鐘 芯片的選擇：系統(tǒng)中，我們選用了兩種時(shí)鐘 30Mhz 和 24MHz 分別供DSP 和 USB 使用。 綜合系統(tǒng)需求和上述要點(diǎn)，數(shù)據(jù)緩沖采用 ISSI 公司 16M 大容量 RAM 器件IS61LV51216[17]。存儲(chǔ)器的價(jià)格主要由兩個(gè)方面決定，一是存儲(chǔ)本身的價(jià)格，而是存儲(chǔ)器模塊中附加電路的價(jià)格，后一類價(jià)格也叫固定開銷，因?yàn)閷?duì)不同容量的模塊，這種價(jià)格幾乎是一樣的。存儲(chǔ)器的速度是用存儲(chǔ)器訪問時(shí)間來衡量的，訪問時(shí)間就是指存儲(chǔ)器接收到穩(wěn)定的地址出入到操作完成的時(shí)間，比如在讀出時(shí)，存儲(chǔ)器往數(shù)據(jù)總線上輸出數(shù)據(jù)就是操作結(jié)束的標(biāo)志。當(dāng)片內(nèi)存儲(chǔ)器不夠用時(shí)，有必要 采用告訴可讀寫的片外存儲(chǔ)器景泰 RAM（ SRAM）， SRAM 與 DSP 連接簡單，能被 DSP 全速訪問 [16]。但這種 ROM 是無用的，所以DSP 處理系統(tǒng)中除了 DSP 芯片以外，另外不可缺少的器件就是存儲(chǔ)器。 存儲(chǔ)器的選型 根據(jù) 存儲(chǔ)器能否直接與 DSP 交換信息來區(qū)分，可分為外部存儲(chǔ)器和內(nèi)部存儲(chǔ)器。該芯片有 2 種接口方式，設(shè)計(jì)時(shí)采用的是 Slave FIFO 方式，外部控制器（ F2812）可以向?qū)ζ胀‵IFO 一樣對(duì) FX2 的多層緩沖 FIFO 進(jìn)行讀寫。最終， SIE 傳輸來自或?qū)⒁竭_(dá) USB 接口的數(shù)據(jù)。這款芯片遵從 規(guī)范，在芯片上集成 USB 收發(fā)器（ USB Transceiver），串行接口引擎（ Serial Interface Engine， SIE）， CPU（增強(qiáng)型 8051微控制器）和一個(gè)通用可編程 GPIF 接口（ General Programmable Interface，GPIF） [13]。其中前兩種屬于專 用的 USB 接口芯片，使用時(shí)需外接微控制器；而后兩者xx 大學(xué)學(xué)士學(xué)位論文 10 屬于內(nèi)嵌通用微控制器的 USB 控制芯片。兩種方法各有利弊：前者投資小，可利用普通單片機(jī)開發(fā)系統(tǒng)開發(fā)外設(shè)應(yīng)用程序，其優(yōu)點(diǎn)是開發(fā)者熟悉這些通用微控制器的結(jié)構(gòu)和指令集，相關(guān)資料豐富，易于進(jìn)行開發(fā)。使其成為 PC 機(jī)的外圍設(shè)備擴(kuò)展中應(yīng)用日益廣泛的接口標(biāo)準(zhǔn)。Play）等優(yōu)點(diǎn)，已逐漸成為現(xiàn)代數(shù)據(jù)傳輸?shù)陌l(fā)展趨勢(shì) [5][12]?，F(xiàn)在工業(yè)生產(chǎn)和科學(xué)研究對(duì)數(shù)據(jù)傳輸?shù)囊笕找嫣岣?，要求有很高的傳輸速率和傳輸精度，而現(xiàn)在通用的傳輸總線，如 PCI 總線或 ISA 總線，存在以下缺點(diǎn)：安裝麻煩、價(jià)格昂貴；受計(jì)算機(jī)插槽數(shù)量、地址、中斷資源限制，可擴(kuò)展性差；在一些 電磁干擾性強(qiáng)的測試現(xiàn)場，無法專門對(duì)其電磁屏蔽，導(dǎo)致采集的數(shù)據(jù)失真。若 F2812 芯片自帶的 ADC 模塊無法達(dá)到系統(tǒng)所要求的精度，則要采用外擴(kuò)模數(shù)轉(zhuǎn)換芯片的方案，而本系統(tǒng)對(duì)采樣精度要求達(dá)到 8位即可， F2812 芯片能夠滿足系統(tǒng)要求，在第三章第一節(jié)有詳細(xì)的介紹。該模塊有 16 個(gè)通道，單通道轉(zhuǎn)換的見是 80ns，故 DSP 的最大采樣速度可達(dá)到 。模數(shù)轉(zhuǎn)換單元的模擬電路包括前向模擬多路復(fù)用開關(guān) (MUXs)、采樣 /保持 (S/H)電路、變換內(nèi)核、電壓參考以及其他模擬輔助電路。 本系統(tǒng)用到模數(shù)轉(zhuǎn)換器就是這款 DSP 的片上自帶的模數(shù)轉(zhuǎn)換模塊 (ADC)。另外 F2812 芯片采用典型的哈佛結(jié)構(gòu)，片內(nèi)有六條獨(dú)立、并行的數(shù)據(jù)和地址總線，極大地提高了系統(tǒng)的數(shù)據(jù)吞吐能力；同時(shí)精的指令系統(tǒng)、八級(jí)流水線的操作方式和 的指令周期使得系統(tǒng)的運(yùn)行速度特別快；系統(tǒng)采用高性能靜態(tài)CMOS 技術(shù)，功耗非常低。 7． 工作環(huán)境溫度： 40~85 攝式度。 4． 豐富的片內(nèi)外設(shè)： ? 倆個(gè)事件管理器 EVA 和 EVB，每個(gè)事件管理器模塊包括定時(shí)器、比較器、捕捉單元、 PWM 邏 輯電路、正交編碼脈沖電路以及中斷邏輯電路等； ? 一個(gè)模數(shù)轉(zhuǎn)換模塊 ADC（ AnalogtoDignal Converter）； ? 3 個(gè) 32 位的 CPU 定時(shí)器； 2 個(gè)異步串行通信接口 SCI（ Serial Communications Interface）； ? 一個(gè)高速同步串行口 SPI（ Serial Peripheral Interface）； ? 最高通信速率可達(dá)到 1Mbps 的增強(qiáng)型 CAN 接口（ Enhanced Controller Area Network）； ? 多通道緩沖串行接口 McBSP（ Multichannel Buffered Serial Port）； xx 大學(xué)學(xué)士學(xué)位論文 8 ? 56 個(gè)通用目的數(shù)字量 I/O 即 GPIO 模塊； ? 一個(gè) 標(biāo)準(zhǔn) JTAG 接口 (仿真接口 )； 5． 三個(gè)外部中斷，可擴(kuò)展的外設(shè)中斷模塊支持 45 個(gè)外設(shè)中斷源。 2． 高性能 32 位 CPU，哈佛總線結(jié)構(gòu)， 4MB 的程序 /數(shù)據(jù)尋址空間。器件上集成了多種先進(jìn)的外設(shè)，代碼和指令與 F24x 系列數(shù)字信號(hào)的處理器完全兼容。DSP 的主要供應(yīng)商有 TI， ADI， Motorola， Lucent 和 Zilog 等，其中 TI 占有最大的市場份額。隨著微電子技術(shù)的發(fā)展以近 RISC 設(shè)計(jì)思想在DSP 芯片設(shè)計(jì)和生產(chǎn)中的全面體現(xiàn)，工作頻率將繼續(xù)提高，指令周期進(jìn)一步縮短。 CMOS 技術(shù)、先進(jìn)的工藝及集成電路的優(yōu)化設(shè)計(jì)、工作電壓的下降（ 5V， ， ），使得 DSP 芯片的主頻不斷提高。而 DSP 器件配有獨(dú)立的乘法器和加法器，單個(gè)周期可以完成相乘、累加倆個(gè)運(yùn)算，大大提高了運(yùn)算效率。硬件乘法器功能是 DSP 實(shí)現(xiàn)快速運(yùn)算的重要保障。在執(zhí)行本條指令的同時(shí)，下面的指令已依次完成取操作數(shù)、解碼、去指令操作，從而在不提高時(shí)鐘頻率的條件下減少了每條指令的執(zhí)行時(shí)間。 xx 大學(xué)學(xué)士學(xué)位論文 7 2． 指令系統(tǒng)的流水線操作。而 DSP 內(nèi)部采用的哈佛（ Harvard）結(jié)構(gòu)，它在片內(nèi)至少有四套總線；程序地址總線、程序數(shù)據(jù)總線、數(shù)據(jù) 的地址總線和數(shù)據(jù)的數(shù)據(jù)總線。世界上最早的微處理器是基于馮隨著信息技術(shù)的不斷發(fā)展 DSP 必將得到更加廣泛的應(yīng)用。 DSP 芯片也稱數(shù)字信號(hào)處理器，是一種特別適合于進(jìn)行數(shù)字信號(hào)處理運(yùn)算的微處理器，其主要應(yīng)用是實(shí)時(shí)快速的實(shí)現(xiàn)各種數(shù)字信號(hào)處理算法。與目前普遍采用的單片機(jī)相比，DSP 具有較高的集成度并具有更快的運(yùn)行速度， DSP 器件比 16 位單片機(jī)單指令執(zhí)行時(shí)間快 8~10 倍，在乘法處理上， DSP 的優(yōu)勢(shì)更為明顯，完成一次乘累加運(yùn)算快 16~30 倍。 微處理器的選型 目前 的微處理器分為通用處理器、單片機(jī)和 DSP 三大類。 系統(tǒng)的器件選型 本系統(tǒng) 設(shè)計(jì)的目的在于開發(fā)體積小、成本低的采集處理系統(tǒng)。該系統(tǒng)完全可以滿足信號(hào)采集處理對(duì)高精度及實(shí)時(shí)性的要求，由于系統(tǒng)的數(shù)據(jù)量較大，因此需要一種高速的數(shù)據(jù)傳輸方式，而 總線傳輸速度快，能達(dá)到480Mbit/s 的速度，滿足了本系統(tǒng)數(shù)據(jù)傳輸?shù)男枰? 根據(jù)系統(tǒng)各部分的功能的不同，可將系統(tǒng)分為輸入信號(hào)調(diào)理模塊、數(shù)字信號(hào)處理模塊和 USB 模塊。 圖 21 系統(tǒng)的總體設(shè)計(jì) 框圖 本系統(tǒng) 是一個(gè)高速信號(hào)采集處理系統(tǒng)，其基本結(jié)構(gòu)如圖 21 所示。這是一款 32 位 DSP 芯片，它的體系結(jié)構(gòu)是專為實(shí)時(shí)控制及實(shí)時(shí)信號(hào)處理而設(shè)計(jì)，其所配置的 片內(nèi)外設(shè)為本系統(tǒng)提供了一個(gè)理想的解決方案。它通過傳感器部分將光學(xué)標(biāo)記信號(hào)轉(zhuǎn)化為電信號(hào)，再通過數(shù)據(jù)采集部分將電信號(hào)轉(zhuǎn)化為數(shù)字信號(hào)，并由數(shù)字信號(hào)處理部分進(jìn)行相應(yīng)的處理，根據(jù)采集到的數(shù)據(jù)結(jié)果來控制設(shè)備進(jìn)行相應(yīng)的運(yùn)動(dòng)，并且將采集處理后的結(jié)果傳誦到計(jì)算機(jī)系統(tǒng)。 xx 大學(xué)學(xué)士學(xué)位論文 5 第 2章 系統(tǒng)的實(shí)現(xiàn)方案 采集處理系統(tǒng)分析 本 數(shù)據(jù)采集處理系統(tǒng)采用內(nèi)部有模數(shù)轉(zhuǎn)換起的 DSP 作為主處理器，這是一種結(jié)構(gòu)簡單、功能強(qiáng)大、經(jīng)濟(jì)實(shí)用的多通道高速數(shù)據(jù)采集處理 系統(tǒng)，不僅具有數(shù)據(jù)采集與傳輸功能，同時(shí)具有運(yùn)動(dòng)控制功能。 第三章介紹了采集處理系統(tǒng)的硬件電路設(shè)計(jì)，包括 DSP 電源電路、 AD 轉(zhuǎn)換模塊、時(shí)鐘電路、復(fù)位電路、 JTAG 接口、 DSP 外部擴(kuò)展存儲(chǔ)器的接口電路以及 DSP 和 USB 的接口電路等。 論文的 章節(jié)安排 本論文共分為 四 章，各章的內(nèi)容安排如下： 第一章概述了課題“基于 DSP 的數(shù)據(jù)采集處理系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)”的提出和意義，并對(duì)所要研究的內(nèi)容進(jìn)行了總結(jié)。 3． 根據(jù)課題需求和 DSP 芯片的硬件特點(diǎn)提出基于 DSP 的數(shù)據(jù)采集 處理系統(tǒng)的總體設(shè)計(jì)方案。本文的研 究主要包括以下幾個(gè)方面： 1． 對(duì) DSP 技術(shù)進(jìn)行廣泛的學(xué)習(xí)和研究，了解各系列的 DSP 的結(jié)構(gòu)及用途，根據(jù)課題需要選擇高性價(jià)比的主處理器，本課題選擇 TI 公司的TMS320F2812 作為主處理器，熟悉該款數(shù)字處理器的結(jié)構(gòu)、外設(shè)及各個(gè)模塊的功能和各個(gè)寄存器的作用及構(gòu)造。 課題研究的內(nèi)容 本課題 研究如何以 DSP（數(shù)字信號(hào)處理器）和 USB（通用串行接口）為核心構(gòu)建硬件系統(tǒng)平臺(tái)，完成采集處理系統(tǒng)的核心設(shè)計(jì)。當(dāng)然， DSP 系統(tǒng)的開發(fā)，特別是軟件開發(fā)是一個(gè)需要反復(fù)進(jìn)行 的過程，雖然通過算法模擬基本上可以知道實(shí)時(shí)系統(tǒng)的性能，但實(shí)際上模擬環(huán)境不可能做到與實(shí)時(shí)系統(tǒng)環(huán)境完全一致，而且將模擬算法移植到實(shí)時(shí)系統(tǒng)時(shí)必須考慮算法是否能夠?qū)崟r(shí)運(yùn)行的問題。如圖 12 是 DSP 系統(tǒng)設(shè)計(jì)的一般方法。 圖 12 DSP 系統(tǒng)的設(shè)計(jì)流程 一個(gè)數(shù)字信號(hào)處理系統(tǒng)是電子技術(shù)、信號(hào)處理技術(shù)和計(jì)算機(jī)技術(shù)相結(jié)合的抗混疊濾 波 輸入 A/D DSP 芯片 D/A 平滑 輸出 輸出 xx 大學(xué)學(xué)士學(xué)位論文 3 產(chǎn)物，系統(tǒng)設(shè)計(jì)通常分為信號(hào)處理部分和非信號(hào)處理部分。例如語音識(shí)別系統(tǒng)在輸出端并不是模擬信號(hào)而是識(shí)別結(jié)果，如數(shù)字、文字等。根據(jù)耐奎斯抽樣定理，為保持信息不丟失，抽樣頻率必須至少輸入帶限信號(hào)最高頻率的 2 倍。如圖 11 所示為一個(gè)典型的 DSP 系統(tǒng)框圖 [4][6]。 USB 接 口 支 持 （ 低 速 ）、 12MB/S( 全速 ) 和高達(dá)480MB/S( 規(guī)范 )的數(shù)據(jù)傳輸速率，扣除用于總線狀態(tài)、控制和錯(cuò)誤監(jiān)測xx 大學(xué)學(xué)士學(xué)位論文 2 等數(shù)據(jù)傳輸， USB 的最大理論傳輸速率仍達(dá) ，遠(yuǎn)高于一般的串行總線接口。作為一種高速總線接口， USB 適用于多種設(shè)備，如數(shù)碼相機(jī)、 MP播放機(jī)、高速數(shù)據(jù)采集設(shè)備等?，F(xiàn)在生產(chǎn)的 PC幾乎都配備了 USB 接口， Microsoft 的 Window9 NT 以及 Linux、 FreeBSD 等流行操作都增加了對(duì) USB 的支持。而在計(jì)算機(jī)接口技術(shù)方面，通用串行總線（ Universal Sraial Bus,簡稱 USB）近幾年得到了長足的發(fā)展。由于 DSP 具有豐富的硬件資源，改進(jìn)的并行結(jié)構(gòu)、告訴數(shù)據(jù)處 理能力和強(qiáng)大的指令系統(tǒng)，它已經(jīng)成為世界半導(dǎo)體產(chǎn)業(yè)中緊隨微處理器與微控制器之后的又一個(gè)熱點(diǎn)，在通信、航空、航天、國防、工業(yè)控制、網(wǎng)絡(luò)及家用電器領(lǐng)域得到了廣泛的應(yīng)用。 數(shù)字信號(hào)處理器 (DSP)是一種特別適合于各種數(shù)字信號(hào)處理運(yùn)算的微處理器，也是嵌入式處理器的一種．通常，嵌入式處理器包括微處理器、微控制器、數(shù)字信號(hào)處