【正文】 的數(shù)據(jù)空間和4M字的程序空間。將固化程序到Flash存儲器后，在上電運行時實現(xiàn)程序搬移到內(nèi)部存儲器中，提高了系統(tǒng)的執(zhí)行效率。 F2812存儲資源分配情況1．F2812的外部存儲空間本系統(tǒng)采用的DSP具有豐富的內(nèi)部存儲器，使用片內(nèi)存儲器有三個優(yōu)點：高速執(zhí)行（不需要等待）、低開銷、低功耗，充分利用內(nèi)部存儲器可以使DSP系統(tǒng)的整體性能達到最佳。圖37 JTAG接口電路設(shè)計 F2812與存儲器的接口設(shè)計對DSP內(nèi)部存儲器資源進行必要的了解后，才能正確地利用它的強大功能。2．禁止帶電插拔JTAG接頭。如圖 37 是F2812的JTAG接口電路。仿真器提供與主機通信的JTAG口，主機與目標(biāo)DSP通信是通過JTAG接口來完成的，這種連接方式對DSP目標(biāo)系統(tǒng)的實時性能沒有太大的影響，片上仿真硬件提供以下功能[16]：1．運行、停止或復(fù)位DSP芯片；2．將代碼和數(shù)據(jù)加載到DSP芯片中；3．檢查硬件指令或數(shù)據(jù)相關(guān)的斷點；4．各種計算功能，包括精確到指令周期的剖切（Profile）功能；5．提供主機和目標(biāo)系統(tǒng)間的實時數(shù)據(jù)交換。圖36 系統(tǒng)的復(fù)位電路 JTAG電路設(shè)計同單片機的應(yīng)用系統(tǒng)一樣，一個完成的DSP應(yīng)用系統(tǒng)必須具有仿真器的標(biāo)準接口，用戶可以通過PC調(diào)試、下載應(yīng)用軟件到指定的應(yīng)用板。復(fù)位完成后，PTE向量表將被屏蔽。復(fù)位程序引導(dǎo)（boot）完成后，用戶需要重新初始化PIE中斷向量表，應(yīng)用程序使能PIE中斷向量表，中斷將從PIE向量表中獲取向量。當(dāng)復(fù)位信號被確認后，F(xiàn)2812的處理器進入了一個確定的狀態(tài)。原理如下：當(dāng)按鈕SW1按下時，電容C上的電荷將通過按鈕串聯(lián)的電阻R53放走，使電容C上的壓降為0，XRS為低電平，系統(tǒng)復(fù)位器件終止運行，PC指向地址0x3FFFC0；當(dāng)按鈕松開時，充電完成后，XRS置為高電平，復(fù)位結(jié)束，實現(xiàn)了手動復(fù)位，程序從PC所指出的位置開始運行，復(fù)位電路的電阻不恩能夠太大，否則電流達不到要求，復(fù)位失敗。當(dāng)F2812芯片的160管腳XRS接地時，也起到復(fù)位的功效。 復(fù)位電路復(fù)位電路在系統(tǒng)的電路設(shè)計中是非常重要的。XTALIN和XTALOUT分別為晶振的輸入和輸出引腳，分別與晶振相連，同時，晶振的兩個引腳分別通過一個22pF的負載電容接地。它有一個片內(nèi)鎖相環(huán)（PLL）電路，利用PLL可以把24MHz振蕩器頻率倍頻至480MHz供收發(fā)器使用。 圖35系統(tǒng)的時鐘電路同理，對于68013芯片，我們選用了24Mhz的晶振通過內(nèi)部倍頻的方式使芯片達到理想的工作頻率。表31 PLL（鎖相環(huán)）倍頻系數(shù)選擇PLLCR寄存器第3~0位系統(tǒng)的時鐘頻率0000CLKIN=OSCCLK/20001CLKIN=（OSCCLK*）/20010CLKIN=（OSCCLK*）/20011CLKIN=（OSCCLK*）/20100CLKIN=（OSCCLK*）/20101CLKIN=（OSCCLK*）/20110CLKIN=（OSCCLK*）/20111CLKIN=（OSCCLK*）/21000CLKIN=（OSCCLK*）/21001CLKIN=（OSCCLK*）/21010CLKIN=（OSCCLK*）/2……保留利用DSP內(nèi)部的PLL鎖相環(huán)，30MHz頻率 輸入，利用PLL倍頻至150M這里設(shè)置PLLCR的3，2，1，0位為1010，利用公式時鐘輸入CLKIN=（OSCCLK）/2，可驗證得到CLKIN=150MHz，最好等于F2812芯片的最高主頻。F2812的主頻最高可達150MHz，如果外部時鐘源也選擇為150MHz，那么將隊周邊電路產(chǎn)生較強的高頻干擾，影響系統(tǒng)的穩(wěn)定性。 時鐘電路DSP和其他的微處理器一樣，需要晶振才能工作，F(xiàn)2812芯片內(nèi)含一個機遇可編程PLL（Programmable PhaseLocked Loop）的時鐘模塊，該模塊為芯片提供了所有必要的時鐘信號，還提供了低功耗方式的控制入口，PLL具有4位比例控制，用來選擇不同的CPU時鐘速率。在做實驗時，曾經(jīng)用過一般的開關(guān)電源，在采集的過程中出現(xiàn)很多的尖峰毛刺，雖然用中值濾波可以把尖峰濾掉，但是濾波處理會占用DSP芯片的處理時間，降低了系統(tǒng)的效率。模擬電源和數(shù)字電源之間可用電容隔開。此芯片是一種雙輸出穩(wěn)壓器，可近似認為同時上電，在F2812為核心處理器的系統(tǒng)中也可以正常使用，為了系統(tǒng)的穩(wěn)定和保護DSP的目標(biāo)出發(fā)，選用兩片電源芯片來嚴格上電順序，可延長系統(tǒng)使用壽命，提高系統(tǒng)的安全性和穩(wěn)定性。此外為了方便觀察電源的通斷，在電源的輸入端設(shè)置了電源指示燈LED，在+5V電源輸入時二極管LED將發(fā)光[1819]。在左邊的TPS75733使能端接地，即一直都是使能的，當(dāng)其2管腳IN有+5V的輸入信號時，4管腳OUT輸出+，此時為F2812的I/O供電；與此同時，TPS75733的管腳5置低，使能TPS76081，輸出為兩個OUT管腳（管腳5和6），得到+，為DSP的內(nèi)核供電。如圖34 DSP的電源供電電路。12．采樣保持（S/H）獲取時間窗具有單獨的預(yù)分頻控制。10．排序器可工作在“啟動/停止”模式，允許多個按時間排序的觸發(fā)源同步轉(zhuǎn)換。S/W：軟件立即啟動（用SOC SEQn位）；EVA：事件管理器A（EVA中的多個事件源可以啟動轉(zhuǎn)換）；EVB：事件管理器B（EVB中的多個事件源可以啟動轉(zhuǎn)換）；外部引腳：ADCSOC引腳。3}。每個轉(zhuǎn)換可以編程選擇16個輸入通道中的一個，排序器可以作為兩個獨立的8位狀態(tài)排序器或者一個16位狀態(tài)排序器（即雙級聯(lián)8狀態(tài)排序器）。5．快速轉(zhuǎn)換時間，ADC時鐘可以配置為25MHZ，最高采樣帶寬為。3．同步或順序采樣模式。ADC模塊主要包括以下特點：1．12位模數(shù)轉(zhuǎn)換模塊ADC。在級聯(lián)的模式下，自動排序器將變成16通道，對于每個通道而言，一旦ADC轉(zhuǎn)換完成，將會把轉(zhuǎn)換結(jié)果存儲到結(jié)果寄存器（ADCRESULT）中。F2812的ADC模塊的功能框圖如圖32所示。圖 31 DSP和ADS8364接口電路 采用F2812自帶的ADC模塊TMS320F2812自帶的ADC模塊是一個12位帶流水線的模數(shù)轉(zhuǎn)換器（ADC），它有16個通道，可配置為2個獨立的8通道模塊，分別服務(wù)于事件管理器A和B，兩個獨立的8通道模塊也可以級聯(lián)構(gòu)成16通道模塊。當(dāng)ADS8364采用5MHz的外部時鐘來控制轉(zhuǎn)換時，它的采樣率是250KHz，同時對應(yīng)于4us的最大吞吐率，這樣采樣和轉(zhuǎn)換公需花費20個時鐘周期，另外，當(dāng)外部時鐘采用5Mhz時。當(dāng)轉(zhuǎn)換結(jié)果被存入輸出寄存器后，引腳的輸出將保持半個時鐘周期的低電平。當(dāng)ADS8364的/HOLDX（X為A、B或C）保持至少20ms的低電平時，轉(zhuǎn)換開始。三個保持信號可以啟動指定通道的轉(zhuǎn)換，但三個保持信號同時被選通時，其轉(zhuǎn)換結(jié)果將保存在6個寄存器中。ADS8364的6個模擬輸入分為三組（A、B和C），每個輸入端都有一個ADC保持信號來保證幾個通道能同時進行采樣和轉(zhuǎn)換[21]。ADS8364采用+5V工作電壓，并帶有80dB共模抑制的全差分輸入通道以及6個模數(shù)轉(zhuǎn)換器、6個差分采樣放大器。EA0~EA2用來控制ADS8364的A0~A2，而EA15則用來通過反相器發(fā)送片選信號。這里選用16位并行輸出的A/D轉(zhuǎn)換芯片ADS8364，ADS8364與TMS320F2812的接口電路如圖31所示ADS8364的特點是片選信號CS、輸入時鐘CLK、數(shù)據(jù)輸入及控制信號均可以和TMS320F2812直接連接。下面我們分別介紹兩種方案。第3章 系統(tǒng)的硬件設(shè)計 系統(tǒng)的前端數(shù)據(jù)采集在系統(tǒng)的前端AD采集模塊中，我們設(shè)計了兩種方案。考慮到系統(tǒng)的低功耗以及F2812芯片的CPU核和I/O外設(shè)上電順序的不同，本文選用了TI公司的芯片TPS75733[18]和TPS76801[19]作為整個系統(tǒng)的供電電源，將電路板外接的+5V轉(zhuǎn)換成+、+12V和+5V由外電源提供，這里選用開關(guān)電源。 其他器件的選型時鐘芯片的選擇：系統(tǒng)中，我們選用了兩種時鐘30Mhz和24MHz分別供DSP和USB使用。綜合系統(tǒng)需求和上述要點，數(shù)據(jù)緩沖采用ISSI公司16M大容量RAM器件IS61LV51216[17]。存儲器的價格主要由兩個方面決定，一是存儲本身的價格，而是存儲器模塊中附加電路的價格，后一類價格也叫固定開銷，因為對不同容量的模塊，這種價格幾乎是一樣的。存儲器的速度是用存儲器訪問時間來衡量的，訪問時間就是指存儲器接收到穩(wěn)定的地址出入到操作完成的時間，比如在讀出時，存儲器往數(shù)據(jù)總線上輸出數(shù)據(jù)就是操作結(jié)束的標(biāo)志。當(dāng)片內(nèi)存儲器不夠用時，有必要采用告訴可讀寫的片外存儲器景泰RAM（SRAM），SRAM與DSP連接簡單，能被DSP全速訪問[16]。但這種ROM是無用的，所以DSP處理系統(tǒng)中除了DSP芯片以外，另外不可缺少的器件就是存儲器。 存儲器的選型根據(jù)存儲器能否直接與DSP交換信息來區(qū)分，可分為外部存儲器和內(nèi)部存儲器。該芯片有2種接口方式，設(shè)計時采用的是Slave FIFO方式，外部控制器（F2812）可以向?qū)ζ胀‵IFO一樣對FX2的多層緩沖FIFO進行讀寫。最終，SIE傳輸來自或?qū)⒁竭_USB接口的數(shù)據(jù)。在芯片上集成USB收發(fā)器（USB Transceiver），串行接口引擎（Serial Interface Engine，SIE），CPU（增強型8051微控制器）和一個通用可編程GPIF接口（General Programmable Interface，GPIF）[13]。其中前兩種屬于專用的USB接口芯片，使用時需外接微控制器；而后兩者屬于內(nèi)嵌通用微控制器的USB控制芯片。兩種方法各有利弊：前者投資小，可利用普通單片機開發(fā)系統(tǒng)開發(fā)外設(shè)應(yīng)用程序，其優(yōu)點是開發(fā)者熟悉這些通用微控制器的結(jié)構(gòu)和指令集，相關(guān)資料豐富，易于進行開發(fā)。使其成為PC機的外圍設(shè)備擴展中應(yīng)用日益廣泛的接口標(biāo)準。Play）等優(yōu)點，已逐漸成為現(xiàn)代數(shù)據(jù)傳輸?shù)陌l(fā)展趨勢[5][12]。現(xiàn)在工業(yè)生產(chǎn)和科學(xué)研究對數(shù)據(jù)傳輸?shù)囊笕找嫣岣?，要求有很高的傳輸速率和傳輸精度，而現(xiàn)在通用的傳輸總線，如PCI總線或ISA總線，存在以下缺點：安裝麻煩、價格昂貴；受計算機插槽數(shù)量、地址、中斷資源限制，可擴展性差；在一些電磁干擾性強的測試現(xiàn)場，無法專門對其電磁屏蔽，導(dǎo)致采集的數(shù)據(jù)失真。若F2812芯片自帶的ADC模塊無法達到系統(tǒng)所要求的精度，則要采用外擴模數(shù)轉(zhuǎn)換芯片的方案，而本系統(tǒng)對采樣精度要求達到8位即可，F(xiàn)2812芯片能夠滿足系統(tǒng)要求，在第三章第一節(jié)有詳細的介紹。該模塊有16個通道，單通道轉(zhuǎn)換的見是80ns。模數(shù)轉(zhuǎn)換單元的模擬電路包括前向模擬多路復(fù)用開關(guān)(MUXs)、采樣/保持(S/H)電路、變換內(nèi)核、電壓參考以及其他模擬輔助電路。本系統(tǒng)用到模數(shù)轉(zhuǎn)換器就是這款DSP的片上自帶的模數(shù)轉(zhuǎn)換模塊(ADC)。另外F2812芯片采用典型的哈佛結(jié)構(gòu)，片內(nèi)有六條獨立、并行的數(shù)據(jù)和地址總線，極大地提高了系統(tǒng)的數(shù)據(jù)吞吐能力；同時精的指令系統(tǒng)；系統(tǒng)采用高性能靜態(tài)CMOS技術(shù)，功耗非常低。7．工作環(huán)境溫度：40~85攝式度。 (仿真接口)；5．三個外部中斷，可擴展的外設(shè)中斷模塊支持45個外設(shè)中斷源。 多通道緩沖串行接口McBSP（Multichannel Buffered Serial Port）；178。 一個高速同步串行口SPI（Serial Peripheral Interface）；178。 一個模數(shù)轉(zhuǎn)換模塊ADC（AnalogtoDignal Converter）；178。4．豐富的片內(nèi)外設(shè)：178。2．高性能32位CPU，哈佛總線結(jié)構(gòu)，4MB的程序/數(shù)據(jù)尋址空間。器件上集成了多種先進的外設(shè)，代碼和指令與F24x系列數(shù)字信號的處理器完全兼容。DSP的主要供應(yīng)商有TI，ADI，Motorola，Lucent和Zilog等，其中TI占有最大的市場份額。隨著微電子技術(shù)的發(fā)展以近RISC設(shè)計思想在DSP芯片設(shè)計和生產(chǎn)中的全面體現(xiàn)，工作頻率將繼續(xù)提高，指令周期進一步縮短。CMOS技術(shù)、先進的工藝及集成電路的優(yōu)化設(shè)計、工作電壓的下降（5V，），使得DSP芯片的主頻不斷提高。而DSP器件配有獨立的乘法器和加法器，單個周期可以完成相乘、累加倆個運算，大大提高了運算效率。硬件乘法器功能是DSP實現(xiàn)快速運算的重要保障。在執(zhí)行本條指令的同時，下面的指令已依次完成取操作數(shù)、解碼、去指令操作，從而在不提高時鐘頻率的條件下減少了每條指令的執(zhí)行時間。2．指令系統(tǒng)的流水線操作。而DSP內(nèi)部采用的哈佛（Harvard）結(jié)構(gòu)，它在片內(nèi)至少有四套總線；程序地址總線、程序數(shù)據(jù)總線、數(shù)據(jù)的地址總線和數(shù)據(jù)的數(shù)據(jù)總線。世界上最早的微處理器是基于馮隨著信息技術(shù)的不斷發(fā)展DSP必將得到更加廣泛的應(yīng)用。DSP芯片也稱數(shù)字信號處理器，是一種特別適合于進行數(shù)字信號處理運算的微處理器，其主要應(yīng)用是實時快速的實現(xiàn)各種數(shù)字信號處理算法。與目前普遍采用的單片機相比，DSP具有較高的集成度并具有更快的運行速度，DSP器件比16位單片機單指令執(zhí)行時間快8~10倍，在乘法處理上，DSP的優(yōu)勢更為明顯，完成一次乘累加運算快16~30倍。 微處理器的選型目前的微處理器分為通用處理器、單片機和DSP三大類。 系統(tǒng)的器件選型本系統(tǒng)設(shè)計的目的在于開發(fā)體積小、成本低的采集處理系統(tǒng)。該系統(tǒng)完全可以滿足信號采集處理對高精度及實時性的要求，由于系統(tǒng)的數(shù)據(jù)量較大，因此需要一種高速的數(shù)據(jù)傳輸方式，能達到480Mbit/s的速度，滿足了本系統(tǒng)數(shù)據(jù)傳輸?shù)男枰?。根?jù)系統(tǒng)各部分的功能的不同，可將系統(tǒng)分為輸入信號調(diào)理模塊、數(shù)字信號處理模塊和USB模塊。傳感器TMS320F2812步進電機電源SRAMUSB上位機信號調(diào)理圖21系統(tǒng)的總體設(shè)計框圖本系統(tǒng)是一個高速信號采集處理系統(tǒng)，其基本結(jié)構(gòu)如圖21所示。這是一款32位DSP芯片，它的體系結(jié)構(gòu)是專為實時控制及實時信號處理而設(shè)計，其所配置的片內(nèi)外設(shè)為本系統(tǒng)提供了一個理想的解決方案。它通過傳感器部分將光學(xué)標(biāo)記信號轉(zhuǎn)化為電信號，再通過數(shù)據(jù)采集部