【正文】 種雙輸出穩(wěn)壓器，也可分別為 DSP 提供 和 的電壓輸出， 和 電壓輸出間隔較小，可近似認(rèn)為同時(shí)上電，在 F2812 為核心處理器的系統(tǒng)中也可以正常使用，為了系統(tǒng)的穩(wěn)定和保護(hù) DSP 的目標(biāo)出發(fā)，選用兩片電源芯片來 嚴(yán)格上電順序，可延長(zhǎng)系統(tǒng)使用壽命，提高系統(tǒng)的安全性和穩(wěn)定性。F2812 的主頻最高可達(dá) 150MHz，如果外部時(shí)鐘源也選擇為 150MHz，那么將隊(duì)周邊電路產(chǎn)生較強(qiáng)的高頻干擾，影響系統(tǒng)的穩(wěn)定性。 XTALIN 和XTALOUT 分別為晶振的輸入和輸出引腳，分別與晶振相連，同時(shí)，晶振的兩個(gè)引腳分別通過一個(gè) 22pF 的負(fù)載電容接地。 當(dāng)復(fù)位信號(hào)被確認(rèn)后， F2812 的處理器進(jìn)入了一個(gè)確定的狀態(tài)。仿真器提供與主機(jī)通信的 JTAG 口，主機(jī)與目標(biāo) DSP 通信是通過 JTAG接口來完成的，這種連接方式對(duì) DSP 目標(biāo)系統(tǒng)的實(shí)時(shí)性能沒有太大的影響，片上仿真硬件提供以下功能 [16]： 1． 運(yùn)行、停止或復(fù)位 DSP 芯片； 2． 將代碼和數(shù)據(jù)加載到 DSP 芯片中； 3． 檢查硬件指令或數(shù)據(jù)相關(guān)的斷點(diǎn)； 4． 各種計(jì)算功能，包括精確到指令周期的剖切（ Profile）功能； 5． 提供主機(jī)和目標(biāo)系統(tǒng)間的實(shí)時(shí)數(shù)據(jù)交換。 F2812 存儲(chǔ)資源分配情況 1． F2812 的外部存儲(chǔ)空間 本系統(tǒng)采用的 DSP 具有豐富的內(nèi)部存儲(chǔ)器，使用片內(nèi)存儲(chǔ)器有三個(gè)優(yōu)點(diǎn)：高速執(zhí)行（不需要等待）、低開銷、低功耗，充分利用內(nèi)部存儲(chǔ)器可以使 DSP系統(tǒng)的整體性能達(dá)到最佳。M0 和 M1 同時(shí)映射到程序和數(shù)據(jù)空間，所以 M0 和 M1 既可以執(zhí)行程序也可以存放數(shù)據(jù)變量。 2． F2812 的外部存儲(chǔ)空間 TMS320F2812 的外部接口如圖 38 所示，可分為 5 個(gè)固定的存儲(chǔ)映像區(qū)域，每個(gè)外部接口 XINTF 區(qū)都有一個(gè)片選信號(hào)，用于訪問某一個(gè)特定的區(qū)域。在這種方式下，同一個(gè)存儲(chǔ)器可被連到倆個(gè)區(qū)或者可用外部解碼邏輯來區(qū)分這倆個(gè)區(qū)。每個(gè)模塊都能獨(dú)立訪問，而且每個(gè)模塊都 能 映射到程序和數(shù)據(jù)空間 [9]。將固化程序到 Flash 存儲(chǔ)器后，在上電運(yùn)行時(shí)實(shí)現(xiàn)程序搬移到內(nèi)部存儲(chǔ)器中，提高了系統(tǒng)的執(zhí)行效率。如圖 37 是 F2812 的 JTAG 接口電路。復(fù)位程序引導(dǎo)（ boot）完成后，用戶需要重新初始化 PIE 中斷向量表，應(yīng)用程序使能 PIE中斷向量表，中斷將從 PIE 向量表 中獲取向量。 復(fù)位電路 復(fù)位電路 在系統(tǒng)的電路設(shè)計(jì)中是非常重要的。 表 31 PLL（鎖相環(huán)）倍頻系數(shù)選擇 PLLCR 寄存器第 3~0 位 系統(tǒng)的時(shí)鐘頻率 0000 CLKIN=OSCCLK/2 0001 CLKIN=（ OSCCLK*） /2 0010 CLKIN=（ OSCCLK*） /2 0011 CLKIN=（ OSCCLK*） /2 0100 CLKIN=（ OSCCLK*） /2 0101 CLKIN=（ OSCCLK*） /2 0110 CLKIN=（ OSCCLK*） /2 0111 CLKIN=（ OSCCLK*） /2 1000 CLKIN=（ OSCCLK*） /2 1001 CLKIN=（ OSCCLK*） /2 1010 CLKIN=（ OSCCLK*） /2 ?? 保留 利用 DSP 內(nèi)部的 PLL 鎖相環(huán)， 30MHz 頻率 輸入，利用 PLL 倍頻至 150M這里設(shè)置 PLLCR 的 3， 2， 1， 0 位為 1010，利用公式時(shí)鐘輸入 CLKIN=（ OSCCLK ） /2，可驗(yàn)證得到 CLKIN=150MHz， 最好 等于 F2812 芯片的最高主頻。模擬電源和數(shù)字電源之間可用電容隔開。 如圖 34 DSP 的電源供電電路。 3}。 ADC 模塊主要包括以下特點(diǎn)： 1． 12 位模數(shù)轉(zhuǎn)換模塊 ADC。 當(dāng) ADS8364 采用 5MHz 的外部時(shí)鐘來控制轉(zhuǎn)換時(shí)，它的采樣率是250KHz，同時(shí)對(duì)應(yīng)于 4us 的最大吞吐率，這樣采樣和轉(zhuǎn)換公需花費(fèi) 20 個(gè)時(shí)鐘周期，另外，當(dāng)外部時(shí)鐘采用 5Mhz 時(shí)， ADS8364 的轉(zhuǎn)換時(shí)間是 ，對(duì)應(yīng)的采樣時(shí)間是 。 ADS8364 的 6 個(gè)模擬輸入分為三組（ A、 B 和C），每個(gè)輸入端都有一個(gè) ADC 保持信號(hào)來保證幾個(gè)通道能同時(shí)進(jìn)行采樣和轉(zhuǎn)換 [21]。下面我們分別介紹兩種方案。 綜合系統(tǒng)需求和上述要點(diǎn)，數(shù)據(jù)緩沖采用 ISSI 公司 16M 大容量 RAM 器件IS61LV51216[17]。但這種 ROM 是無用的，所以DSP 處理系統(tǒng)中除了 DSP 芯片以外，另外不可缺少的器件就是存儲(chǔ)器。這款芯片遵從 規(guī)范，在芯片上集成 USB 收發(fā)器（ USB Transceiver），串行接口引擎（ Serial Interface Engine， SIE）， CPU（增強(qiáng)型 8051微控制器）和一個(gè)通用可編程 GPIF 接口（ General Programmable Interface，GPIF） [13]。Play）等優(yōu)點(diǎn)，已逐漸成為現(xiàn)代數(shù)據(jù)傳輸?shù)陌l(fā)展趨勢(shì) [5][12]。模數(shù)轉(zhuǎn)換單元的模擬電路包括前向模擬多路復(fù)用開關(guān) (MUXs)、采樣 /保持 (S/H)電路、變換內(nèi)核、電壓參考以及其他模擬輔助電路。 4． 豐富的片內(nèi)外設(shè)： ? 倆個(gè)事件管理器 EVA 和 EVB，每個(gè)事件管理器模塊包括定時(shí)器、比較器、捕捉單元、 PWM 邏 輯電路、正交編碼脈沖電路以及中斷邏輯電路等； ? 一個(gè)模數(shù)轉(zhuǎn)換模塊 ADC（ AnalogtoDignal Converter）； ? 3 個(gè) 32 位的 CPU 定時(shí)器； 2 個(gè)異步串行通信接口 SCI（ Serial Communications Interface）； ? 一個(gè)高速同步串行口 SPI（ Serial Peripheral Interface）； ? 最高通信速率可達(dá)到 1Mbps 的增強(qiáng)型 CAN 接口（ Enhanced Controller Area Network）； ? 多通道緩沖串行接口 McBSP（ Multichannel Buffered Serial Port）； xx 大學(xué)學(xué)士學(xué)位論文 8 ? 56 個(gè)通用目的數(shù)字量 I/O 即 GPIO 模塊； ? 一個(gè) 標(biāo)準(zhǔn) JTAG 接口 (仿真接口 )； 5． 三個(gè)外部中斷，可擴(kuò)展的外設(shè)中斷模塊支持 45 個(gè)外設(shè)中斷源。隨著微電子技術(shù)的發(fā)展以近 RISC 設(shè)計(jì)思想在DSP 芯片設(shè)計(jì)和生產(chǎn)中的全面體現(xiàn)，工作頻率將繼續(xù)提高，指令周期進(jìn)一步縮短。在執(zhí)行本條指令的同時(shí)，下面的指令已依次完成取操作數(shù)、解碼、去指令操作，從而在不提高時(shí)鐘頻率的條件下減少了每條指令的執(zhí)行時(shí)間。隨著信息技術(shù)的不斷發(fā)展 DSP 必將得到更加廣泛的應(yīng)用。 系統(tǒng)的器件選型 本系統(tǒng) 設(shè)計(jì)的目的在于開發(fā)體積小、成本低的采集處理系統(tǒng)。這是一款 32 位 DSP 芯片，它的體系結(jié)構(gòu)是專為實(shí)時(shí)控制及實(shí)時(shí)信號(hào)處理而設(shè)計(jì)，其所配置的 片內(nèi)外設(shè)為本系統(tǒng)提供了一個(gè)理想的解決方案。 論文的 章節(jié)安排 本論文共分為 四 章，各章的內(nèi)容安排如下： 第一章概述了課題“基于 DSP 的數(shù)據(jù)采集處理系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)”的提出和意義，并對(duì)所要研究的內(nèi)容進(jìn)行了總結(jié)。當(dāng)然， DSP 系統(tǒng)的開發(fā)，特別是軟件開發(fā)是一個(gè)需要反復(fù)進(jìn)行 的過程，雖然通過算法模擬基本上可以知道實(shí)時(shí)系統(tǒng)的性能，但實(shí)際上模擬環(huán)境不可能做到與實(shí)時(shí)系統(tǒng)環(huán)境完全一致，而且將模擬算法移植到實(shí)時(shí)系統(tǒng)時(shí)必須考慮算法是否能夠?qū)崟r(shí)運(yùn)行的問題。根據(jù)耐奎斯抽樣定理，為保持信息不丟失，抽樣頻率必須至少輸入帶限信號(hào)最高頻率的 2 倍?，F(xiàn)在生產(chǎn)的 PC幾乎都配備了 USB 接口， Microsoft 的 Window9 NT 以及 Linux、 FreeBSD 等流行操作都增加了對(duì) USB 的支持。 數(shù)據(jù)采集是獲取信息的基本手段，數(shù)據(jù)采集技術(shù)作為信息科學(xué)的一個(gè)重要分支，與傳感器、信號(hào)測(cè)量與處理、微型計(jì)算機(jī)等技術(shù)為基礎(chǔ)而形成的一門綜合應(yīng)用技術(shù)，它研究數(shù)據(jù)的采集、存儲(chǔ)、處理及控制等作業(yè)，具有很強(qiáng)的實(shí)用性。 由于本文所用的核心處理器 TMS320F2812 上電順序與其它 DSP 不同， CPU核先上電 I/O 外設(shè)后上電，針對(duì)這一問題，本文給出了一種電源供電設(shè)計(jì)方案，解決了上電順序的問題。本文闡述了一種基于數(shù)字信號(hào)處理器的高速數(shù)據(jù)采集系統(tǒng)的總體設(shè)計(jì)方法，分析了該系統(tǒng)在設(shè)計(jì)實(shí)現(xiàn)過程中需要解決的一些技術(shù)問題和難點(diǎn)，并對(duì)系統(tǒng)各部分功能的實(shí)現(xiàn)方法作出了詳細(xì)的分析和介紹。系統(tǒng)選用 USB 作為和上位機(jī)通信的接口，實(shí)現(xiàn)處理數(shù)據(jù)的上傳以及上位機(jī)對(duì) DSP 的控制。并詳細(xì)介紹了作為通信接口的 USB 固件的開發(fā)流程。隨著計(jì)算機(jī)和信息產(chǎn)業(yè)的告訴發(fā)展，特別是數(shù)字信號(hào)處理器的誕生與快速發(fā)展，使各種數(shù)字信號(hào)處理算法得以實(shí)施實(shí)現(xiàn)，使得數(shù)字信號(hào)處理學(xué)科在理論和方法上都獲得了迅速發(fā)展。易于使用還表現(xiàn)在 USB 接口支持熱插拔，并且所有的配置過程都由系統(tǒng)自動(dòng)完成 ，無需用戶干預(yù) [5] 。有的系統(tǒng)的輸入 信號(hào)本身就是一個(gè)數(shù)字信號(hào)，顯然不必再進(jìn)行模數(shù)變換了。這 些 核心包括 DSP、USB、存儲(chǔ)器等，研究的主要內(nèi)容在硬件上主要為核心組件的接口設(shè)計(jì)，軟件上包括數(shù)字信號(hào)處理算法、采集控制及驅(qū)動(dòng)設(shè)計(jì)等。 xx 大學(xué)學(xué)士學(xué)位論文 4 第四章介紹了系統(tǒng)的軟件流程圖，并分成 DSP 設(shè)計(jì)和 USB 設(shè)計(jì)倆大部分對(duì)系統(tǒng)的軟件實(shí)現(xiàn)方案進(jìn)行了分析，并對(duì) DSP 初始化以及 DSP 和 USB 的接口軟件設(shè)計(jì)進(jìn)行了詳細(xì)的論述。系統(tǒng)的工作流程為：本數(shù)據(jù)采集處理系統(tǒng)通過 USB 接口接受 PC 機(jī)命令，進(jìn)行數(shù)據(jù)采集與數(shù)據(jù)傳輸；啟動(dòng)步電機(jī)控制傳感器采集數(shù)據(jù)然后變?yōu)殡娦盘?hào)；再 經(jīng)過信號(hào)調(diào)理達(dá)到 DSP 的輸入電壓標(biāo)準(zhǔn)后，使用 F2812 芯片內(nèi)部的模數(shù)轉(zhuǎn)換模塊（ ADC）進(jìn)行數(shù)據(jù)的采集及 A/D 轉(zhuǎn)換；轉(zhuǎn)換后的數(shù)據(jù)預(yù)先存儲(chǔ)到片外的 RAM中，再經(jīng) DSP 進(jìn)行前端的數(shù)字信號(hào)處理后，通過 USB 總線傳給上位機(jī)，并在上位機(jī)上進(jìn)行存儲(chǔ)、顯示和分析。 DSP 與單片機(jī)、傳統(tǒng)的通用微處理器相比具有很大的優(yōu)越性。諾伊曼結(jié)構(gòu)的，其取指令、取數(shù)據(jù)都是通過同一條總線完成的，因此必須分時(shí)進(jìn)行，在高速運(yùn)算時(shí)，往往傳輸通道上會(huì)出現(xiàn)瓶頸效應(yīng)。在一 般計(jì)算機(jī)上，算術(shù)邏輯單遠(yuǎn)（ ALU）只能完成倆個(gè)操作數(shù)的加、減法及邏輯運(yùn)算，而乘法（或除法）則由加法和移位來實(shí)現(xiàn)。而 TMS320F281x 系列數(shù)字信號(hào)處理器是 TI 公司最新推出的數(shù)字信號(hào)處理器，該 處理器是基于 TM320C2xx 內(nèi)核的定點(diǎn)數(shù)字信號(hào)處理器 [11]。 圖 22 TMS321F2812 的功能框圖 本系統(tǒng)選用 TMS329F2812 作為主處理器主要基于以下幾點(diǎn)考慮，首先它的主頻高，可以滿足系統(tǒng)的需要；其次它本身具有 ADC 模塊和片內(nèi)的大容量xx 大學(xué)學(xué)士學(xué)位論文 9 FLASH 方便系統(tǒng)實(shí)現(xiàn)、降低成本；有著較多的 I/O 可以靈活的配置，多達(dá) 56個(gè)可配置通用目的 I/O 引腳，可以很方便的實(shí)現(xiàn)系統(tǒng)對(duì) USB 接口時(shí)序控制。當(dāng)然系統(tǒng)也可采用專用的 ADC 芯片，如 6 通道 16 位的 ADS8364 模數(shù)轉(zhuǎn)換芯片、 8 通道 14 位的MAX125 模數(shù)轉(zhuǎn)換 芯片。 由于 USB 市場(chǎng)被業(yè)界廣泛看好，國(guó)際上很多大的半導(dǎo)體廠商都爭(zhēng)先推出各自的 USB 接口解決方案，歸納起來可分為兩種：一種是采用 普通單片機(jī)加上USB 專用芯片方法；另一種方法是采用內(nèi)嵌通用微控制器的 USB 控制芯片，是在通用微控制器的基礎(chǔ)上擴(kuò)展了 USB 功能。這種全面集成的解決方案，占用更少的電路板空間，并縮短了開發(fā)時(shí)間。 外部存儲(chǔ)器的選擇主要考慮的因素：存儲(chǔ)容量、存儲(chǔ)速度、價(jià)格和功耗。 電源芯片：系統(tǒng)中所需的電源有四種： +12V、 +5V、 + 和 +。另外， ADS8364 可以和F2812 使用一樣的 電源，因此省去了電源變換。對(duì)于每一個(gè)讀操作， ADS8364 均輸出 16 位數(shù)據(jù)，地址 /模式信號(hào)（ A0、 A A3）可以選擇如何從 ADS8364 讀取數(shù)據(jù)，也可以選擇單通道、單周期或 FIFO 模式。盡管在模數(shù)轉(zhuǎn)換模塊中有多個(gè)輸入通道和倆個(gè)排序器，但僅有一個(gè)轉(zhuǎn)換器。 4．模擬輸入電壓范圍 0~3V。 9． 靈活的中斷控制機(jī)制，允許在每一個(gè)或每隔一個(gè)轉(zhuǎn)換序列結(jié)束（ EOS）時(shí)產(chǎn)生中斷請(qǐng)求。為了使輸入電源更穩(wěn)定，對(duì)于前端輸入的 +5V 電壓，用 47uF 的電容對(duì)它進(jìn)行濾波，同樣為了使 DSP 的供電電源更穩(wěn)定，我們對(duì)兩片電源芯片的輸出電源也做了濾波處理，分別在 + 和 + 處用 10uF 的電容濾波。更換成高性能的電源后，采集結(jié)果明顯改善，所以在選用電源時(shí)要注意電源的質(zhì) 量，特別是開關(guān)電源，它的電源紋波不能太大，否則會(huì)對(duì)高頻系統(tǒng)造成很大的干擾。 CY7C68013 用自己的片內(nèi)晶振電路和一個(gè)外部24MHz 晶振組成系統(tǒng)的時(shí)鐘電路。 系統(tǒng)中手動(dòng)復(fù)位的電路如圖 36 所示。 這個(gè)電路 也同時(shí)為 68013 芯片提供了復(fù)位信號(hào)。 3．正確的操作順序是：先退出計(jì)算機(jī)系統(tǒng)的訪真窗口，然后再將 DSP 應(yīng)用板斷電，否則可能出現(xiàn)仿真器不能正常運(yùn)行的情況。 F2812 芯片包含兩個(gè)單周期快速仿問的存儲(chǔ)器， M0 和 M1。 Boot Loader 軟件根據(jù)引擎引導(dǎo)模式（ Boot Mode）信號(hào)確定上電時(shí)的引導(dǎo)裝載方式。另外，每個(gè)區(qū)都可以用 XREADY 信號(hào)去擴(kuò)展外部的等待狀態(tài)或者不擴(kuò)展，可編程等待狀態(tài)、芯片選擇和可編程選通時(shí)間使得接口與外部存儲(chǔ)器及外設(shè)相