【導(dǎo)讀】的一項(xiàng)關(guān)鍵技術(shù)，廣泛應(yīng)用在語音識(shí)別、智能檢測(cè)、工業(yè)控制等各個(gè)領(lǐng)域。本文闡述了一種基于數(shù)字信號(hào)處理器的高速數(shù)據(jù)采集系統(tǒng)的總體。并對(duì)系統(tǒng)各部分功能的實(shí)現(xiàn)方法作出了詳細(xì)的分析和介紹。這款DSP有豐富的片內(nèi)外設(shè)，用它作為處理器進(jìn)行電路。設(shè)計(jì)，可以使電路結(jié)構(gòu)設(shè)計(jì)簡(jiǎn)單，成本低廉、開發(fā)周期較短。經(jīng)過試驗(yàn)結(jié)果檢驗(yàn)，F(xiàn)2812內(nèi)部模數(shù)轉(zhuǎn)。在采集速度方面，系統(tǒng)采用級(jí)聯(lián)同步采樣方式對(duì)信號(hào)進(jìn)行采集，采集轉(zhuǎn)換。速度可以大大提高。案，解決了上電順序的問題。由于需要采集處理的圖像數(shù)據(jù)量較大，F(xiàn)2812內(nèi)。據(jù)通信及代碼優(yōu)化等。并詳細(xì)介紹了作為通信接口的USB固件的開發(fā)流程。

　　

【正文】 中值濾波可以把尖峰濾掉，但是濾波處理會(huì)占用 DSP 芯片的處理時(shí)間，降低了系統(tǒng)的效率。更換成高性能的電源后，采集結(jié)果明顯改善，所以在選用電源時(shí)要注意電源的質(zhì) 量，特別是開關(guān)電源，它的電源紋波不能太大，否則會(huì)對(duì)高頻系統(tǒng)造成很大的干擾。 時(shí)鐘電路 DSP 和其他的微處理器一樣，需要晶振才能工作， F2812 芯片內(nèi)含一個(gè)機(jī)遇可編程 PLL（ Programmable PhaseLocked Loop）的時(shí)鐘模塊，該模塊為芯片提供了所有必要的時(shí)鐘信號(hào)，還提供了低功耗方式的控制入口， PLL 具有 4 位比例控制，用來選擇不同的 CPU 時(shí)鐘速率。 基于 PLL 的時(shí)鐘模塊提供了兩種操作模式，一種是晶振操作，該方式允許使用外部晶振給芯片提供時(shí)基；一種是外部震蕩器輸入到 X1/CLKIN 引腳 [11]。F2812 的主頻最高可達(dá) 150MHz，如果外部時(shí)鐘源也選擇為 150MHz，那么將隊(duì)周邊電路產(chǎn)生較強(qiáng)的高頻干擾，影響系統(tǒng)的穩(wěn)定性。而選用第一種晶振操作模式，可以將一個(gè)較低的外部時(shí)鐘源通過內(nèi)部倍頻的手段達(dá)到 DSP 的工作頻率，PLL 的倍頻因子由 PLLCR 寄存器的 3， 2， 1， 0 位決定，如表 31 所示 ，xx 大學(xué)學(xué)士學(xué)位論文 17 OSCCLK 是晶振頻率 。 表 31 PLL（鎖相環(huán)）倍頻系數(shù)選擇 PLLCR 寄存器第 3~0 位 系統(tǒng)的時(shí)鐘頻率 0000 CLKIN=OSCCLK/2 0001 CLKIN=（ OSCCLK*） /2 0010 CLKIN=（ OSCCLK*） /2 0011 CLKIN=（ OSCCLK*） /2 0100 CLKIN=（ OSCCLK*） /2 0101 CLKIN=（ OSCCLK*） /2 0110 CLKIN=（ OSCCLK*） /2 0111 CLKIN=（ OSCCLK*） /2 1000 CLKIN=（ OSCCLK*） /2 1001 CLKIN=（ OSCCLK*） /2 1010 CLKIN=（ OSCCLK*） /2 ?? 保留 利用 DSP 內(nèi)部的 PLL 鎖相環(huán)， 30MHz 頻率 輸入，利用 PLL 倍頻至 150M這里設(shè)置 PLLCR 的 3， 2， 1， 0 位為 1010，利用公式時(shí)鐘輸入 CLKIN=（ OSCCLK ） /2，可驗(yàn)證得到 CLKIN=150MHz， 最好 等于 F2812 芯片的最高主頻。 在設(shè)計(jì)時(shí)鐘電路和設(shè)置時(shí)鐘倍頻時(shí)，要注意切忌倍頻系數(shù)與外部時(shí)鐘源頻率的乘積大于 F2812 的最高主頻 150MHz，否則芯片將不能正常工作。 1 2 3 4 5 6ABCD654321DCBAT i t l eN um be r R e v i s i onS i z eBD a t e : 6 J un 20 0 9 S he e t of F i l e : D : \ P R O G R A M F I L E S \ P R O T E L 99 S E \ E X A M P L E S \M yD e s i gn .dd bD r a w n B y :X 1/ X C K I NX2T M S 32 0 F 28 12C130 p FC230 p FC122 p FC222 p F30 M H z 24 H M zX T A L I NX T A L O U TC Y 7C 68 0 13xx 大學(xué)學(xué)士學(xué)位論文 18 圖 35 系統(tǒng)的時(shí)鐘 電路 同理，對(duì)于 68013 芯片，我們選用了 24Mhz 的晶振通過內(nèi)部倍頻的方式使芯片達(dá)到理想的工作頻率。 CY7C68013 用自己的片內(nèi)晶振電路和一個(gè)外部24MHz 晶振組成系統(tǒng)的時(shí)鐘電路。它有一個(gè)片內(nèi)鎖相環(huán)（ PLL）電路，利用PLL 可以把 24MHz 振蕩器頻率倍頻至 480MHz 供收發(fā)器使用。內(nèi)部計(jì)數(shù)器把24MHz 的頻率分頻為內(nèi)部 8051 需要的默認(rèn)的 12MHz 的時(shí)鐘頻率。 XTALIN 和XTALOUT 分別為晶振的輸入和輸出引腳，分別與晶振相連，同時(shí)，晶振的兩個(gè)引腳分別通過一個(gè) 22pF 的負(fù)載電容接地。系統(tǒng)的時(shí)鐘電路如圖 35 所示。 復(fù)位電路 復(fù)位電路 在系統(tǒng)的電路設(shè)計(jì)中是非常重要的。剛剛給芯片上電時(shí)， F2812芯片處于復(fù)位狀態(tài)。當(dāng) F2812 芯片的 160 管腳 XRS接地時(shí)，也起到復(fù)位的功效。 系統(tǒng)中手動(dòng)復(fù)位的電路如圖 36 所示。原理如下：當(dāng)按鈕 SW1 按下時(shí)，電容 C 上的電荷將通過按鈕串聯(lián)的電阻 R53 放走，使電容 C 上的壓降為 0， XRS為低電平，系統(tǒng)復(fù)位器件終止運(yùn)行， PC 指向地址 0x3FFFC0；當(dāng)按鈕松開時(shí)， 的電壓對(duì)電容 C 充電，充電完成后， XRS置為高電平，復(fù)位結(jié)束，實(shí)現(xiàn)了手動(dòng)復(fù)位，程序從 PC 所指出的位置開始運(yùn)行，復(fù) 位電路的電阻不恩能夠太大，否則電流達(dá)不到要求，復(fù)位失敗。 XRS還是看門狗復(fù)位輸出管腳，當(dāng)看門狗產(chǎn)生復(fù)位時(shí)， DSP 將該引腳驅(qū)動(dòng)為低電平，看門狗產(chǎn)生復(fù)位期間，低電平將持續(xù) 512 個(gè) XCLKIN 周期。 當(dāng)復(fù)位信號(hào)被確認(rèn)后， F2812 的處理器進(jìn)入了一個(gè)確定的狀態(tài)。作為硬件復(fù)位的一部分，所有當(dāng)前操作均被放棄，流水線被清除， CPU 的寄存器 都進(jìn)行復(fù)位，然后復(fù)位中斷向量被取回，從而執(zhí)行相應(yīng)的中斷服務(wù)程序。復(fù)位程序引導(dǎo)（ boot）完成后，用戶需要重新初始化 PIE 中斷向量表，應(yīng)用程序使能 PIE中斷向量表，中斷將從 PIE 向量表 中獲取向量。需要注意的是，當(dāng)器件復(fù)位時(shí)，總是從向量表中獲取復(fù)位向量。復(fù)位完成后， PTE 向量表將被屏蔽。 這個(gè)電路 也同時(shí)為 68013 芯片提供了復(fù)位信號(hào)。 1 2 3 4 5 6ABCD654321DCBAT i t l eN um be r R e v i s i onS i z eBD a t e : 6 J un 20 0 9 S he e t of F i l e : D : \ P R O G R A M F I L E S \ P R O T E L 99 S E \ E X A M P L E S \M yD e s i gn .dd bD r a w n B y :X 1/ X C K I NX2T M S 32 0 F 28 12C130 p FC230 p FC122 p FC222 p F30 M H z 24 H M zX T A L I NX T A L O U TC Y 7C 68 0 13xx 大學(xué)學(xué)士學(xué)位論文 19 1 2 3 4 5 6ABCD654321DCBAT i t l eN um be r R e v i s i onS i z eBD a t e : 6 J un 20 0 9 S he e t of F i l e : D : \ P R O G R A M F I L E S \ P R O T E L 99 S E \ E X A M P L E S \M yD e s i gn .dd bD r a w n B y :R11KR210KS?S W 1C1 27 μ F+ VGNDR E S E T X R S 68 0 1328 1 2 圖 36 系統(tǒng)的復(fù)位電路 JTAG 電路設(shè)計(jì) 同單片機(jī)的應(yīng)用系統(tǒng)一樣，一個(gè)完成的 DSP 應(yīng)用系統(tǒng)必須具有仿真器的標(biāo)準(zhǔn)接口，用戶可以通過 PC 調(diào)試、下載應(yīng)用軟件到指定的應(yīng)用板。 TI DSP 芯片提供上仿真支持，使 CCS 能控制程序的運(yùn)行并實(shí)時(shí)監(jiān)視程序的活動(dòng)。仿真器提供與主機(jī)通信的 JTAG 口，主機(jī)與目標(biāo) DSP 通信是通過 JTAG接口來完成的，這種連接方式對(duì) DSP 目標(biāo)系統(tǒng)的實(shí)時(shí)性能沒有太大的影響，片上仿真硬件提供以下功能 [16]： 1． 運(yùn)行、停止或復(fù)位 DSP 芯片； 2． 將代碼和數(shù)據(jù)加載到 DSP 芯片中； 3． 檢查硬件指令或數(shù)據(jù)相關(guān)的斷點(diǎn)； 4． 各種計(jì)算功能，包括精確到指令周期的剖切（ Profile）功能； 5． 提供主機(jī)和目標(biāo)系統(tǒng)間的實(shí)時(shí)數(shù)據(jù)交換。 一般情況下，在系統(tǒng)成功應(yīng)用之前，我們要做大量的調(diào)試工作，以確保板卡和軟件程序正常工作，為了方便軟件調(diào)試， JTAG 接口尤為重要，只有 JTAG接口設(shè)置好，才能通過仿真器被 CCS 識(shí)別，從而進(jìn)行大量的訪真測(cè)試實(shí)驗(yàn)。如圖 37 是 F2812 的 JTAG 接口電路。 在保證電路設(shè)計(jì)正確的前提下，還要注意以下幾點(diǎn)： 1．要求安裝仿真器的計(jì)算機(jī)與 DSP 應(yīng)用系統(tǒng)可靠共地。 2．禁止帶電插拔 JTAG 接頭。 3．正確的操作順序是：先退出計(jì)算機(jī)系統(tǒng)的訪真窗口，然后再將 DSP 應(yīng)用板斷電，否則可能出現(xiàn)仿真器不能正常運(yùn)行的情況。 xx 大學(xué)學(xué)士學(xué)位論文 20 1 2 3 4 5 6ABCD654321DCBAT i t l eN um be r R e v i s i onS i z eBD a t e : 6 J un 20 0 9 S he e t of F i l e : D : \ P R O G R A M F I L E S \ P R O T E L 99 S E \ E X A M P L E S \M yD e s i gn .dd bD r a w n B y :T M S1T D I3+ V5T D O7T C K911E M U 013T R S T24681012E M U 114J A T GC1 μ FR1R3R2GND+ VV C C 圖 37 JTAG 接口電路設(shè)計(jì) F2812 與存儲(chǔ)器的接口設(shè)計(jì) 對(duì) DSP 內(nèi)部存儲(chǔ)器資源進(jìn)行必要的了解后，才能正確地利用它的強(qiáng)大功能。本系統(tǒng)使用的是 TMS320F2812 芯片，我們先介紹一下該芯片的資源分配狀況和地址空間分配圖，之 后，根據(jù)系統(tǒng)的要求，設(shè)計(jì)出外擴(kuò)存儲(chǔ)器的配置方案。 F2812 存儲(chǔ)資源分配情況 1． F2812 的外部存儲(chǔ)空間 本系統(tǒng)采用的 DSP 具有豐富的內(nèi)部存儲(chǔ)器，使用片內(nèi)存儲(chǔ)器有三個(gè)優(yōu)點(diǎn)：高速執(zhí)行（不需要等待）、低開銷、低功耗，充分利用內(nèi)部存儲(chǔ)器可以使 DSP系統(tǒng)的整體性能達(dá)到最佳。為了提高執(zhí)行速度，本文設(shè)計(jì)的系統(tǒng)在調(diào)試時(shí)將程序空間映射到內(nèi)部空間中。將固化程序到 Flash 存儲(chǔ)器后，在上電運(yùn)行時(shí)實(shí)現(xiàn)程序搬移到內(nèi)部存儲(chǔ)器中，提高了系統(tǒng)的執(zhí)行效率。 F2812 芯片的 CPU 并不包含任何存儲(chǔ)器，但是可以通過多總線訪問芯片內(nèi)部或外部擴(kuò) 展的存儲(chǔ)器。 F2812 通過 32 位數(shù)據(jù)地址和 22 位程序地址控制整個(gè)存儲(chǔ)器及外設(shè)，最大可尋址 4G 個(gè)字（每個(gè)字 16 位）的數(shù)據(jù)空間和 4M 字的程序空間。 F2812 芯片包含兩個(gè)單周期快速仿問的存儲(chǔ)器， M0 和 M1。每個(gè)空間的長度都是 1K 字，其中 M0 映射到 0x00 0000~0x00 03FF 空間， M1 映射到到0x00 0400~0x00 07FF 空間。復(fù)位狀態(tài)下，堆棧指針指向 M1 模塊的起始位置。M0 和 M1 同時(shí)映射到程序和數(shù)據(jù)空間，所以 M0 和 M1 既可以執(zhí)行程序也可以存放數(shù)據(jù)變量。 F2812 還包含一塊 16K 16 位的單周期訪 問的 RAM 存儲(chǔ)器（ SRAM），這部分存儲(chǔ)器被分為 3 塊，分別是 L0（ 4K）， L1（ 4K）， H0xx 大學(xué)學(xué)士學(xué)位論文 21 （ 8K）。每個(gè)模塊都能獨(dú)立訪問，而且每個(gè)模塊都 能 映射到程序和數(shù)據(jù)空間 [9]。在本文設(shè)計(jì)的系統(tǒng)中將 H0 映射到程序區(qū)， M0、 M1 和 H0 的一部分映射到數(shù)據(jù)區(qū)。 F2812 芯片內(nèi)部有一個(gè) Boot ROM 存儲(chǔ)器，它是掩模型片內(nèi)存儲(chǔ)器，并在出廠時(shí)固化了 Boot Loader 軟件。 Boot Loader 軟件根據(jù)引擎引導(dǎo)模式（ Boot Mode）信號(hào)確定上電時(shí)的引導(dǎo)裝載方式。用戶可以選擇從內(nèi)部 FLASH 存儲(chǔ)器引導(dǎo)程序，也可以根據(jù)需 要建立自己的引導(dǎo)程序，使用 Zone7 空間進(jìn)行程序引導(dǎo)，將程序存放在外部空間。引導(dǎo)成功后，通過軟件使能內(nèi)部的 ROM，以便可以訪問存放在 ROM 中的外部空間。 2． F2812 的外部存儲(chǔ)空間 TMS320F2812 的外部接口如圖 38 所示，可分為 5 個(gè)固定的存儲(chǔ)映像區(qū)域，每個(gè)外部接口 XINTF 區(qū)都有一個(gè)片選信號(hào)，用于訪問某一個(gè)特定的區(qū)域。在一些器件上，倆區(qū)的片選信號(hào)在內(nèi)部“與”在一起，組成一個(gè)共享的芯片選擇。在這種方式下，同一個(gè)存儲(chǔ)器可被連到倆個(gè)區(qū)或者可用外部解碼邏輯來區(qū)分這倆個(gè)區(qū)。 5 個(gè)區(qū)中每一個(gè)區(qū)還可以用指定的等待 狀態(tài)數(shù)、選通信號(hào)建立和保持時(shí)間進(jìn)行編程。在一個(gè)讀訪問和寫訪問中，等待的狀態(tài)數(shù)、選通信號(hào)建立時(shí)間均可以被指定 [25]。另外，每個(gè)區(qū)都可以用 XREADY 信號(hào)去擴(kuò)展外部的等待狀態(tài)或者不擴(kuò)展，可編程等待狀態(tài)、芯片選擇和可編程選通時(shí)間使得接口與外部存儲(chǔ)器及外設(shè)相