【正文】 九、參考文獻 1．上網(wǎng)收集相關(guān)資料 . 2．陳先朝 . 集成電路課程設(shè)計指導(dǎo)書 . 2020. 3． 廖裕評，陸瑞強編 . Tanner Pro 集成電路設(shè)計與布局實戰(zhàn)指導(dǎo) [M]. 北京：科學(xué)出版社， 20204 年 ： 1～ 274. 4． 朱正 涌 . 半導(dǎo)體集成電路 [M]. 北京： 清華大學(xué)出版社 ， 2020 年 ： 388～ 409. 5． 王志功 等 . 集成電路設(shè)計 [M]. 北京：電子工業(yè) 出版社， 2020 年 ： 1～ 295. 。在設(shè)計的過程中遇到了很多困難，都通過自己的細心和耐心最終解決了困難。 這一次的課程設(shè)計我覺得受益匪淺，以前的理論知識是遠遠不足的，通過課程設(shè)計，自己自主的查閱資料， 了解了很多相關(guān)的知識，使自己的知識儲備得到擴充，也提升了自己的自學(xué)能力和 設(shè)計能力。后期的 LVS 檢測是一個最重要的，也是最為辛苦的部分。在版圖設(shè)計的時候，每畫出一部分的版圖都要 DRC 一下，確認沒有錯誤再進行下一步的版圖設(shè)計。如下面列出了（ .log）的內(nèi)容： GDSII Export... TDB File: F:\bantu\total2\ GDSII File: F:\bantu\total2\ Option Settings: Do not export hidden objects: ON Overwrite data type on export: ON 30 Calculate MOSIS checksum: OFF Check for selfintersecting polygons and wires: OFF Write XRefCells as links: OFF Preserve case of cell names: ON Restrict cell names to 32 characters. All cells are being exported Use custom GDSII units: 1 database unit = microns, 1 database unit = user units. Fracture polygons: OFF Manufacturing grid for circle and curve approximation: Lambda All ports with port boxes will be converted to point ports Checking XRef Cell links ... Checking GDSII Numbers ... Checking for Hidden Layers and Objects ... Warning 14: Found Port(s) in cell Cell0 on layer ntran with no GDSII Number. (Action: Ignored these objects) Warning 14: Found Port(s) in cell Cell0 on layer ptran with no GDSII Number. (Action: Ignored these objects) Writing actual GDSII data ... Completed writing actual GDSII data ... Summary: Export pleted 0 error(s), 2 warning(s) Elapsed Time: seconds 31 八、心得體會 這次課程設(shè)計 比較復(fù)雜，既需要理論分析計算，又需要原理圖和版圖設(shè)計，是一個比較綜合性的集成電路課程設(shè)計。 版圖數(shù)據(jù)提交 將設(shè)計的版圖轉(zhuǎn)換成制造掩模用的碼流數(shù)據(jù)，用 GDSII 格式。 28 設(shè)置完后按下 進行匹配。 總原理圖 26 由電路圖提取網(wǎng)表文件與電路版圖提取的網(wǎng)表文件，通過 LVS 進行對比匹配。如果匹配，表明版圖的連接及版圖中各管子的生成是正確的。 七、版圖設(shè)計 各模塊版圖設(shè)計 輸入級版圖 22 輸入緩沖級版圖 三輸入與非門版圖 23 輸出級版圖 調(diào)用含有保護電路的 pad 元件 pad 元件版圖 24 總版圖 未加 pad的 74HC139 整體版圖 25 在總電路圖中調(diào)用 MOSISI： mhp_ns8 中的 EXT PAD 單元模型，把 pad 中的信號端及保護電路的電源端和接地端與電路版圖的相應(yīng)端口對接好。 瞬態(tài)分析 0 5 0 1 0 0 1 5 0 2 0 0 2 5 0 3 0 0 T i m e ( n s) 0 . 5 0 .0 0 .5 1 .0 1 .5 2 .0 2 .5 3 .0 3 .5 4 .0 4 .5 5 .0 5 .5 Voltage (V)v ( Y )v ( C s )T R A N 從瞬態(tài)分析波形圖 中可以看出 TpLH= tpHL= tr= tf= 所以 tpd,total= ?? )(41 25ns 所以器件延遲時間 和延遲估計相近，且滿足設(shè)計要求 。 20 直流分析 當(dāng) VCS由 變化到 過程中，觀察波形得到閾值電壓（ 狀態(tài)轉(zhuǎn)變電平）VI＊ 。為了計算出功耗，在兩個電源支路分別加入一個零值電壓源 VI1和 VI2，電壓值為零（如圖 12 所示），在模擬時進行直流掃描分析，然后就可得出功耗。各級等效反相器延遲時間可用下式估算： )22(21)(21 frpH LpL Hpd ttttt ???? ??? 61, i pditotalpd tt 圖 011 延遲時間，上升與下降時間 ? ?? ? ? ? ??????????? ?????????????????? dd tnddtnddtndd ddtnnnox oxLf V VVVVVV VVWLtCt 2?? nL WLEEC ???????????? 5 653 ? ?? ? ? ? ??????????? ??????????????????? ddtpddtpddtpddddtpppoxoxLr VVVVVVVVVWLtCt 2?? =pL WLEEC ??????????? 19 延遲估算如表所示： 各級器件序號 （左起） tf tr 1 2 3 4 5 6 7 8 9 s 09E87 664 32 1, ??? ?? ttt i pditot alpd 總 表 4 延遲估算計算值匯總 由表 4 可得： nsnsttotalpd 255, ??，滿足設(shè)計要求。按下列公式計算瞬態(tài) 功耗。 功耗估算 CMOS 電路的功耗中一般包括靜態(tài)功耗、瞬態(tài)功耗、交變功耗。在 X 點之前的電路，由于 A0， A1， Cs 均為輸入級，雖然 A0、 A1比 Cs 少一個反相器，作為工程估算，可以認為三個輸入級是相同的， 17 于是，估算功耗時對 X 點這前的部分只要計算 Cs 這一個支路，最后將結(jié)果乘以3 倍就可以了。 圖 10 估算延時、功耗 Cs 支路電路 模型簡化 由于在實際工作中，四個三輸入與非門中只有一個可被選通并工作，而另三個不工作，所以估算功耗時只估算上圖所示的支路即可。 各級 N 管和 P 管的尺寸 匯總 輸出級 N 管 14??????? NLW 輸出級 P 管PLW?????? =48 內(nèi)部基本反相器 ??242, ??LW N 內(nèi)反 內(nèi)部基本反相器 ??2147P ??LW ，內(nèi)反 內(nèi)部邏輯門 MOS 輸入級提拉管 P2（ W/L） P2 = ??66 =1 輸入級 P1管??21471 ???????? PLW 輸入級 N1管NLW?????? =31 72146212P????