【正文】 when0011=dataout=r0。 when0101=dataout=y0。 when0111=dataout=n0。 when1001=dataout=n2。 end case。 when0011=dataout=m0。 when0101=dataout=f0。 when1001=dataout=s0。139。 end if。 else count=count+1。139。 process(disclk,conv) begin if disclk39。 architecture st of seltime is signal count:std_logic_vector(3 downto 0)。 wsel:out std_logic_vector(3 downto 0))。 m0,m1,f0,f1,s0,s1,r0,r1,y0,y1,n0,n1,n2,n3:in std_logic_vector(3 downto 0)。 40 use 。 use 。 end nd。 d=n3。 b=n1。 end if。139。039。139。139。039。039。039。039。 end if。 end if。 elsif n0=0000 then n0:=1001。 n1:=1001。 n3:=n31。 n1:=1001。 39 n3:=1001。 n1:=1001。 then if n00000 then n0:=n01 。 elsif ndec=39。 end if。 end if。 if n2=1010 then n2:=0000。 n2:=n2+1。 n1:=n1+1。 then if n01001 then n0:=n0+1。 or enl=39。 then if nadd=39。event and clk=39。 n3:=0000。 n1:=0000。139。 38 architecture nd of niand is begin process(res,enl,clk) variable n0,n1,n2,n3:std_logic_vector(3 downto 0)。 nsel:out std_logic)。 entity niand is port(enl,res,clk,nadd,ndec:in std_logic。 use 。 ： library ieee。 end process。 a=y0。039。139。 end if。 else ysel=39。 if ((y0=0100 or y0=0110 or y0=1001 ) and y1=0000)or (y0=0000 and y1=0001) then ysel=39。 end if。 y1:=y11。 elsif y00000 then y0:=y01。 then 37 if y0=0001 and y1=0000 then y0:=0010。 elsif ydec=39。 y1:=y1+1。039。 elsif y01001 then y0:=y0+1。 ca=39。 then if y0=0010 and y1=0001 then y0:=0001。 or enl=39。 if yadd=39。 then ca=39。event and clk=39。039。 y1:=0000。139。 architecture SEC of yue is begin process(enl,clk,res) variable y0,y1:std_logic_vector(3 downto 0)。 eryue,ysel,ca:out std_logic)。 entity yue is port(enl,res,clk,yadd,ydec:in std_logic。 use 。 由于本人學(xué)識有限，加之時間倉促，文中不免有錯誤和待改進(jìn)之處，真誠歡迎各位師長、同學(xué)提出寶貴意見。而這些進(jìn)步都離不開老師和同學(xué)的幫助。 對于我以后的工作和學(xué)習(xí)都是一種巨大的幫助，感謝他 耐心的輔導(dǎo)。無論在理論上還是在實踐中，都給與我很大的幫助 。 35 致謝 在論文完成之際，我首先要向指導(dǎo) 老師和志強(qiáng)和 章 瑞平 老師表示最真摯的謝意。 本設(shè)計是 采用硬件描述語 言和 FPGA 芯片相結(jié)合進(jìn)行的數(shù)字鐘的研究，從中可以看出 EDA 技術(shù)的發(fā)展在一定程度上實現(xiàn)了硬件設(shè)計的軟件化。故提出改進(jìn)方案為用一個按鍵控制數(shù)碼管的片選，再用兩個按鍵控制計數(shù)的加減。 34 按鍵時，由于有些按鍵控制是秒時鐘同步的，所以控制起來顯得梢慢些，但是工作正常，能滿足實際的需要。 控制按鍵給月模塊加計數(shù)時 ，發(fā)現(xiàn)的月加到 12 時，年則在沒有按鍵按下的情況下一直加計數(shù)。 在本設(shè)計調(diào)試過程中遇到了一些問題如下： ，數(shù)碼管 顯示 全部為零，計數(shù)器不工作，經(jīng)分析得知程序中的總的清零信號保持有效狀態(tài)， 改動程序后計數(shù)器開始計數(shù)。 此次的數(shù)字鐘設(shè)計重在于按鍵的控制和各個模塊代碼的編寫 ，雖然能把鍵盤接口和各個模塊的代碼編寫出來，并能正常顯示，但對于各個模塊的優(yōu)化設(shè)計還有一定的缺陷和不足。 在設(shè)計電路中，往往是先仿真后連接實物圖，但有時候仿真和電路連接并不是完全一致的，例如在對具體模塊的仿真的過程中，往往沒有考慮到整體設(shè)計的層面以及與上下模塊接口的設(shè)計。學(xué) 會了利 Max+plus 和 QuarterII 軟件進(jìn)行原理圖的繪制，硬件描述語言 VHDL 的編寫，程序的仿真等工作。 圖 419 數(shù)碼管位選實現(xiàn)電路 33 5 實驗 結(jié)論 與 研究 展望 實驗 結(jié) 論 將 設(shè)計程序下載到實驗箱上運行 調(diào)試后 ， 最終 結(jié)果與預(yù)期效果基本一致， 年、月、日和時、分、秒能夠正常計數(shù)并能由控制鍵分別顯示，整點報時功能正常。 數(shù)碼管位選連接電路 419 所示。 32 圖 418 動態(tài)掃描邏輯框圖 顯示模塊 本系統(tǒng) 選擇 7448 作為顯示譯碼電路 ， 選擇 數(shù)碼管 作為顯示單元電路。當(dāng)其為低電平時顯示年、月和日；其它輸入端口接計數(shù)模塊輸出的數(shù)據(jù)；輸出端口DATAOUT[3..0]動態(tài)輸出 掃描的數(shù)據(jù) ；端口 WSEL[3..0]輸出數(shù)碼管 的片選信號。 該模塊的輸入端口 DISCLK 是頻 率為 500HZ 的掃描時鐘， 故每一位顯示的時間為 2ms，需要掃描 10個數(shù)碼管，故顯示間隔為 20ms。一般每一位的顯示時間為 1~10ms。這樣做可以 使每一個顯示塊顯示與自己相對應(yīng)的數(shù)據(jù)。 圖 417 年模塊仿真時序圖 動態(tài)掃描 及顯示電路 設(shè)計 與實現(xiàn) 動態(tài)掃描模塊 動態(tài)掃描 電路將計數(shù)器輸出的 8421BCD 碼轉(zhuǎn)換為數(shù)碼管需要的邏輯狀態(tài)，并且 輸出數(shù)碼管的片選信號和位選信號。將表 42 中的 年份用二進(jìn)制表示即可得到以下規(guī)律：當(dāng)年個位的后 2 位為“ 00”且十位的最后一位為“ 0”，或者年的個位的后 2 位為“ 10”且年十位的最后一位為“ 1”的時候，該年為閏年，否則為平年。 圖 416 年計數(shù)邏輯框圖 年模塊的計數(shù)范圍是從 2021 到 2099，在這之間的閏年見表 42。其它端口的功能與上述模塊類似。 30 圖 415 月模塊仿真時序圖 2． 年計數(shù)模塊的邏輯框圖如圖 416 所示。 圖 414 月計數(shù)邏輯框圖 其仿真時序圖如圖 415 所示。 輸出 ERYUE 端口接日模塊的 sel[2]， YSEL 端口接 sel[1] 。 日計數(shù)模塊的時序仿真 圖 如圖 413 所示 ，仿真圖滿足設(shè)計的要求。 sel[0]由年計數(shù)模塊 29 輸入， sel[1]和 sel[2]由月計數(shù)模塊 輸入。 end SEC。 b=r1。 end if。 end if。 else r0:=1001。 r1:=sr1。139。 end if。 else r0:=0000。 ca=39。139。 r1:=0000。139。139。039。139。 elsif clk39。 ca=39。 then r0:=0000。 begin if res=39。 end process。 sr1=0010。 end if。 if sel=100 then sr0=1001。 sr1=0011。 end if。 begin process(sel) begin if sel=001 then sr0=0001。 end ri。 a,b:out std_logic_vector(3 downto 0)。 27 圖 412 日計數(shù)模塊邏輯框圖 日計數(shù)模塊的 核心 程序如下： entity ri is port(enl,res,clk,radd,rdec:in std_logic。 年中 0 表示閏年， 1 表示平年；月中 0 表示 10 和 12 月， 1 表示其它月份；二月中 1 表示 2 月， 0 表示其它月份。 分計數(shù)和時計數(shù)模塊的設(shè)計原理與秒模塊的類似。 end SEC。 b=m1。 end if。 end if。 else m0:=1001。 m1:=0101。139。 end if。039。 m1:=0000。 m1:=m1+1。 if m01001 then m0:=m0+1。139。139。139。039。139。 elsif clk39。 ca=39。 then m0:=0000。 25 begin if res=39。 end miao。 a,b:out std_logic_vector(3 downto 0)。 use 。秒計數(shù)模塊的程序如下： library ieee。 圖 49 鍵盤接口連接框圖 24 計 數(shù) 模塊 設(shè)計與實現(xiàn) 秒計數(shù)模塊 秒計數(shù)模塊邏輯框圖如圖 410 所示。 程序中采用 case 語句 進(jìn)行按鍵編碼，也可以用 elsif 語句實現(xiàn)此段程序設(shè)計。 end process。 end case。 when 01111011=key_code=1110。 when 01111110=key_code=1100。 when 10111011=key_code=1010。 when 10111110=key_code=1000。 when 11011011=key_code=0110。 when 11011110=key_code=0100。 when 11101011=key_code=0010。