出租車計(jì)費(fèi)系統(tǒng)的設(shè)計(jì)畢業(yè)設(shè)計(jì)(參考版)
2024-12-03 11:15本頁面
【正文】 由于本人在經(jīng)驗(yàn)水平上的欠缺， 不對 之處還望老師予以指正！ 湖南人 文科技學(xué)院畢業(yè)設(shè)計(jì) 24 參考文獻(xiàn) [1] EDA先鋒工作室 .Altera FPGA/CPLD 設(shè)計(jì) (高級篇 )，北京：人民郵電出版社， 2020， 27～ 58 劉玉華白雪除雷鈞趙文祥 ,一種基于 FPGA 的相位測量發(fā)生系統(tǒng)設(shè)計(jì) 基于 FPGA 的出租車計(jì)費(fèi)器設(shè)計(jì) （ D） .上海交通大學(xué) 碩士學(xué)位論文 .2020 [2]黃正瑾 .CPLD系統(tǒng)設(shè)計(jì)技術(shù)入門與應(yīng)用，北京：電子工業(yè)出版社， 2020,2～ 128 [3]、林愿 . 基于 CPLD/FPGA的出租車計(jì)費(fèi)器系統(tǒng)的設(shè)計(jì)實(shí)現(xiàn) [J].國外電子元器件 .2020,(7) [4]、 吳海青 ,趙明忠 ,劉硯一 . 一種基于 VHDL 語言的出租車計(jì)費(fèi)器的研究 [J]. 現(xiàn)代電子技術(shù) .2020,(23) [5]、 吳冬梅 ,吳延海 ,鄧玉玖 . 基于 CPLD/FPGA 的出租車計(jì)費(fèi)器 [J].電子技術(shù)應(yīng)用 .2020,(11) [6]、 黃建新 ,劉邁 ,譚克俊 . 基于 FPGA 芯片設(shè)計(jì)出租車計(jì)費(fèi)器的研究 [J].吉林化工學(xué)院學(xué)報(bào) .2020,(3) [7]、 茅豐 . 基于 FPGA的出租車計(jì)費(fèi)器設(shè)計(jì) （ D） .上海交通大學(xué) 碩士學(xué)位論文 .2020 [8]、 潘松 ,黃繼業(yè)． EDA技術(shù)與 VHDL（第 2版） [M]．北京：清華大學(xué)出版社 ,2020 [9]、 Altera Corporation． Cyclone Device Handbook (All Sections) [DB/OL]. [10]、 杭州康芯電子有限公司 .EDA/SOPC 技術(shù)實(shí)驗(yàn)講義 [M].2020 [11]、 [英 ]Jone Digtal System Design，北京：電子工業(yè)出版社， 2020,10～ 105 [12]、 郭強(qiáng) .液晶顯示應(yīng)用技術(shù)，北京：電子工業(yè)出版社， 2020,2～ 11 [13]、 李國洪 .可編程器件 EDA技術(shù)與實(shí)踐，北京：機(jī)械工業(yè)出版社， 2020， 100～ 123 [14]、 億特科技 .CPLD/FPGA 應(yīng)用系統(tǒng)設(shè)計(jì)與基礎(chǔ)篇，北京：人民郵電出版社， 2020， 93～ 102 [15]、 求是科技 .FPGA數(shù)字電子系統(tǒng)設(shè)計(jì)與開發(fā)實(shí)例導(dǎo)航，北京：人民郵電出版社， 2020， 115～ 126 湖南人 文科技學(xué)院畢業(yè)設(shè)計(jì) 25 致 謝 本文是在指導(dǎo)老師 田 漢平 老師 的悉心指導(dǎo)下完成的 ， 田 老師 在學(xué)術(shù)上嚴(yán)格要求，在生活上給予關(guān)懷， 田 老師 的教誨和鼓勵(lì)，及在學(xué)術(shù)上一絲不茍的精神，作者受益匪淺，在此向 田老師 表示衷心的感謝和敬意！ 至此，畢業(yè)設(shè)計(jì)就快接近尾聲了，在這里我再一次誠摯的感謝 田 老師 和在大學(xué)期間對我諄諄教導(dǎo)的老師和領(lǐng)導(dǎo)們。 [13]基于Flash 的 FPG 電工作、可重復(fù)編程的方案 .用它來實(shí)現(xiàn)出租車計(jì)費(fèi)系統(tǒng)可以省去很多外圍電路，其強(qiáng)大的功能，提高產(chǎn)品了競爭力。各模塊完成后，在將它們 組合成完整的出租車系統(tǒng)，在設(shè)計(jì)過程中還需要改進(jìn)的是控制系統(tǒng)的糾錯(cuò)功能。 [11]在出租車計(jì)費(fèi)系統(tǒng)的 7 個(gè)模塊中 ，重點(diǎn)在于 JIFEI 模塊， MUX2 模塊、ZEJS 模塊。車暫時(shí)停止不計(jì)費(fèi)，車費(fèi)保持不變。若停止則車費(fèi)清零，等待下一次計(jì)費(fèi)的開始。 湖南人 文科技學(xué)院畢業(yè)設(shè)計(jì) 20 圖 模塊 JISHI 仿真波形圖 模塊 JIFEI 的仿真結(jié)果 該模塊是模擬汽車的啟動(dòng)、停止、暫停、加速按鍵，如圖 所示： 輸入端口為： stop, start, pause, js； 輸出端口為： clk, b； [10] 圖 模塊 JIFEI 仿真波形圖 模塊 ZEJS 的仿真結(jié)果 該模塊是將車費(fèi)和路程顯示出來如圖 所示 輸入端為： c, a1,a2,a3,a4,b1,b2,b3,b4； 輸出端為： dp,d； 湖南人 文科技學(xué)院畢業(yè)設(shè)計(jì) 21 圖 模塊 ZEJS 仿真波形圖 模塊 JICHAN 的結(jié)果驗(yàn)證 模塊仿真如圖所示： 輸入端為： clk 輸出端為： a 圖 模塊 ICHAN 仿真波形圖 模塊 PASSWORD 的結(jié)果驗(yàn)證 模塊仿真的結(jié)果如圖 所示 輸入端為： d 輸出端為： q 湖南人 文科技學(xué)院畢業(yè)設(shè)計(jì) 22 圖 模塊 PASSWORD 仿真波形圖 湖南人 文科技學(xué)院畢業(yè)設(shè)計(jì) 23 第四 章 結(jié) 論 出租車計(jì)費(fèi)器系統(tǒng)的設(shè)計(jì)已全部完成，能按預(yù)期的效果進(jìn)行 模擬汽車啟動(dòng)、停止、暫停等功能，并設(shè)計(jì)動(dòng)態(tài)掃描電路顯示車費(fèi)數(shù)目 。 end process。)then ze=cf+lf。event and st=39。then ze=00000000000000。 RCHITECTURE a OF zejs IS EGIN ROCESS(clr,st) EGIN if clr=39。 ze:BUFFER STD_LOGIC_VE )。 SE 。[13] 總額計(jì)算模塊 圖 總額計(jì)算模塊 總額計(jì)算模塊的輸入端 CF 和 LF 代表車費(fèi)和橋路費(fèi)， ST 為計(jì)算信號輸入端，當(dāng)按下停 止計(jì)費(fèi)鍵時(shí)就自動(dòng)計(jì)算結(jié)帳， ZE 把計(jì)算數(shù)值輸出到同級模塊和顯示模塊， clr 清零端只啟動(dòng)的瞬間清零。 end process。 end if。 end if。 end if。 if cc=9 then 湖南人 文科技學(xué)院畢業(yè)設(shè)計(jì) 18 cc=0000。)THEN if ca=9 then ca=0000。EVENT AND chen=39。 cc=0000。then ca=0000。 _PROCESS:process(chen,clr) BEGIN IF clr=39。 END IF。 else sa=sa+1。 else sb=sb+1。)THEN if sa=9 then sa=0000。EVENT AND shi=39。 sb=0000。139。 ND jcjsout。 ca,cb,cc:buffer std_logic_vector(3 downto 0)。 NTITY jcjsout IS PORT ( chen,shi:IN STD_LOGIC。 SE 。清零端 clr 則通過下次按下計(jì)費(fèi)啟 動(dòng)鍵的瞬間清零， 為計(jì)費(fèi)停止后還要保持顯示輸出，讓顧客和司機(jī)可以清楚地看到所有計(jì)費(fèi)信息。計(jì)程端有三位數(shù)字的 CD 碼輸出，通過譯碼器成為 LCD 模塊可以識別的 8 位數(shù)字編碼。輸出端 p 每個(gè)上升沿都代表計(jì)了 1km。 ND a。 END IF。039。 else q=q+1。 jc=39。139。 ELSIF(clk39。139。 RCHITECTURE a OF jichen IS signal q:STD_LOGIC_vector(14 downto 0)。 jc:OUT STD_LOGIC )。// clk:IN STD_LOGIC。 SE 。 [8] BRARY ieee。輸入端 P 為車輪大小的設(shè)定值，根據(jù)車輪直徑的不同，每轉(zhuǎn)一圈行進(jìn)路 也不同，因此每公里計(jì)的 CLK 次數(shù)也會(huì)不同，
公司管理相關(guān)推薦
鄂ICP備17016276號-1