第4章ic工藝之離子注入(參考版)
2025-02-20 08:10本頁面
【正文】 光刻標記問題 – .離子注入設計 SUPREM和 TRIM Code 是否掌握了？ – 基本工藝流程（原理和工藝控制參數(shù)） – 選擇性摻雜的掩蔽膜（ Mask） – 質量控制和檢測 – 后退火工藝的目的與方法 – 溝道效應 – 在器件工藝中的各種主要應用 – 離子注入技術的優(yōu)缺點 – 劑量和射程在注入工藝中的重要性 – 離子注入系統(tǒng)的主要子系統(tǒng) – 。淺結工藝 8。注入劑量范圍寬（ 1011~1017cm3），劑量控制精度高（ 1%） 6。深度及分布可控 4。雜質總量可控 2。 gate oxide 54 nm arsenic implanted layer Poly gate P118 CMOS Transistors with and without SIMOX Buried Oxide Layer a) Common CMOS wafer construction nwell pwell Epi layer Silicon substrate b) CMOS wafer with SIMOX buried layer nwell pwell Implanted silicon dioxide Silicon substrate Silicon substrate Dose Versus Energy Map Proximity gettering Present applications Evolving applications Poly doping Source/drain Damage engineering Buried layers Retrograde wells Triple wells Vt adjust Channel and drain engineering 1 10 100 1000 10,000 1016 1011 1012 1013 1014 1015 1017 Energy (keV) Dose (atoms/cm2) – （與擴散比較） – 總體優(yōu)于擴散，在當代 IC制造中，已基本取代擴散摻雜 。聚焦離子束技術 7。吸雜工藝 如：等離子體注入（ PIII）吸雜工藝 （ Plasma Immersion Ion Implantation） 5。淺結形成（ Shallow Junction Formation, p116) 3。摻雜（ P。選擇性摻雜的掩膜 SiO Si3N光刻膠、各種金屬膜 ? P離子注入 Si SiO2 Si3N4 E (keV) Rp (?m) ?Rp (?m) Rp (?m) ?Rp (?m) Rp (?m) ?Rp (?m) 10 20 50 100 有掩膜時的注入雜質分布 ？ Controlling Dopant Concentration and Depth a) Low dopant concentration (n–, p–) and shallow junction (xj) Mask Mask Silicon substrate xj Low energy Low dose Fast scan speed Beam scan Dopant ions Ion implanter b) High dopant concentration (n+, p+) and deep junction (xj) Beam scan High energy High dose Slow scan speed Mask Mask Silicon substrate xj Ion implanter Figure 3。 111） 4）退火方式：“
教學課件相關推薦
鄂ICP備17016276號-1