【正文】 在將溫度電壓值轉(zhuǎn) 換為相等價(jià)的溫度值之前，它需要對(duì)熱電偶的冷端溫度進(jìn)行補(bǔ)償，冷端溫度即是 MAX6675 周圍溫度與 0℃ 實(shí)際參考值之間的差值。 v c c1 0 u Ps 3s 2s 1T +T 3 0 K3 0 K3 0 0 K+A 11 MU 02 0 u P+A 2S C KS OC S 數(shù) 字 控 制 器冷 端 補(bǔ) 償基 準(zhǔn) 電 壓 源1 2 位A D Cs 5s 4U 13 0 0 K 圖 MAX6675 內(nèi)部結(jié)構(gòu)框圖 MAX6675 內(nèi)部具有將熱電偶信號(hào)轉(zhuǎn)換為與 ADC 輸入通道兼容電壓的信號(hào)調(diào)節(jié)放大器， T+和 T輸入端連接到低噪聲放大器 A1，以保證檢測(cè)輸入的高精度，同時(shí)使熱電偶連接導(dǎo)線與干擾源隔離。當(dāng) 12 位全為 0 時(shí) ,說(shuō)明被測(cè)溫度為 0℃ ： 12 位全為 1， 則被測(cè)溫度為 ℃ 。根據(jù)熱電偶的原理 ,其產(chǎn)生的熱電勢(shì)滿足下列關(guān)系 : EAB(t， 0) = EAB(t， t0) + EAB(t0， 0) 式中 ： t 為熱端溫度 ； t0為冷端溫度 ； 0 代表 0℃ 。 M A X 6 6 7 512348765G N DT T+V C CN CS OC SS C K 圖 MAX6675引腳 圖 引腳名稱 ： GND：接地端； T： K 型熱電偶負(fù)極； T+： K 型熱電偶正極； VCC：正 電源 端； SCK：串行時(shí)鐘輸入； CS：片選端， CS 為低時(shí)、啟動(dòng)串行接口； SO：串行數(shù)據(jù)輸出； NC：空引腳； MAX6675 的內(nèi)部結(jié)構(gòu)如圖 所示。冷端補(bǔ)償范圍為 20～ +85℃ ， 工作電壓 ～ ， 可以滿足大多數(shù)工業(yè)應(yīng)用場(chǎng)合。 1．集成芯片 MAX6675 MAX6675 是美國(guó) MAXIM 公司生產(chǎn)的帶有冷端溫度補(bǔ)償、線性校正、熱電偶斷線檢測(cè)等功能的 K 型熱電偶測(cè)量轉(zhuǎn)換電路 ， 其輸出 12 位二進(jìn)制數(shù)字量。延時(shí)過(guò)后則高位LED7S1 輸出為“ 40”，即“ 0010000”，經(jīng)查表顯示相應(yīng)數(shù)值為“ 0”； LED7S2 輸出為“ 40”，即“ 0010000”，經(jīng)查表顯示相應(yīng)數(shù)值為“ 0”； LED7S3 輸出為“ 24”，即“ 0100100”， 經(jīng)查表顯示相應(yīng)數(shù)值為“ 2”；低位 LED7S4 輸出“ 30”，即“ 0110000”，經(jīng)查表顯示相應(yīng)數(shù)值為“ 3”。連接結(jié)果 如圖 所示： 圖 ROM 與七段譯碼顯示模塊連接圖 （ 2） 將相應(yīng)管腳分別加載到 Waveform Editor 中，并設(shè)置時(shí)鐘信號(hào)和輸入數(shù)值。 （ 1）將 ROM 模塊與顯示模塊連接。 A 為四比特的 BCD 碼輸入， LED7S 為輸出，寬度為七位，即要送到 LED 管顯示用的七段碼，即 a、 b、 c、 d、 e、 f 和 g。 END PROCESS。 WHEN OTHERS=NULL。 WHEN1000=LED7S=0000000。 WHEN0110=LED7S=0000010。 WHEN0100=LED7S=0011001。 WHEN0010=LED7S=0100100。 ARCHITECTURE one OF led7sIS BEGIN PROCESS(A) BEGIN CASE A (3 DOWNTO 0) IS WHEN0000=LED7S=1000000。 LED7S： OUT _STD_LOGIC_VECTOR(6 DOWNTO 0))。 USE 。 共陰極接地要求譯碼器輸出高電平驅(qū)動(dòng)數(shù)碼管發(fā)亮，而共陽(yáng)極接地要求譯碼器輸出為低電平驅(qū)動(dòng)數(shù)碼管發(fā)亮。 七段顯示譯碼器是最為常見的顯示譯碼器，它可用于直接驅(qū)動(dòng)七段數(shù)碼管。因此，能直接驅(qū)動(dòng)數(shù)字顯示器，或者能與顯示器配合起來(lái)使用。最后點(diǎn)擊 Finish按鈕完成定制。在“ File name”欄填入 文件。 在 如圖 所示 的對(duì)話框中選擇地址線位寬和 ROM 中數(shù)據(jù)線分別為 8 和 12；選擇地址鎖存控制信號(hào) inclock。 圖 Mega Wizard PlugIn Manager 初始對(duì)話框 內(nèi)蒙古科技大學(xué)畢業(yè)設(shè)計(jì)說(shuō)明書 (畢業(yè)論文 ) 27 單擊 Next 按鈕后， 長(zhǎng) 生如圖 所示 的對(duì)話框 ，在左欄選擇 Storage 項(xiàng)下的LPM_ROM，在選擇相應(yīng)芯片和 VHDL 語(yǔ)言式；最后輸入 ROM 文件存放的 路徑和文件名 ，單擊 Next 按鈕。設(shè)計(jì)步驟如下： （ 1）打開 Mega Wizard PlugIn Manager 初始對(duì)話框。 3． LPM_ROM 設(shè)計(jì) 在設(shè)計(jì)之前，需對(duì)數(shù)據(jù)進(jìn)行存儲(chǔ)，所以必須先進(jìn)行 ROM 的設(shè)計(jì)。 END PROCESS LATCH1。EVENT THEN REGL=D。139。 END PROCESS REG。)THEN current_state=next_state。EVENT AND CLK=39。 END PROCESS COM。 WHEN OTHERS=next_state=st0。139。139。039。039。 next_state=st4。OE=39。LOCK=39。START=39。 WHEN st3=ALE=39。 內(nèi)蒙古科技大學(xué)畢業(yè)設(shè)計(jì)說(shuō)明書 (畢業(yè)論文 ) 25 ELSE next_state=st2。039。039。039。039。039。 next_state=st2。OE=39。LOCK=39。START=39。 WHEN st1=ALE=39。039。039。039。039。LOCK0=LOCK。139。 SIGNAL LOCK:STD_LOGIC。 SIGNAL current_state,next_state:states:=st0。 END adc。 LOCK0:OUT STD_LOGIC。 OE:OUT STD_LOGIC。 ALE:OUT STD_LOGIC。 CLK:IN STD_LOGIC。 USE 。 （ 2） 生成 ADC0809 控制模塊 在 MAX +plusⅡ 環(huán)境下由 VHDL 語(yǔ)言（ ）生成的 ADC0809 模塊。最后被啟動(dòng)的是鎖存器進(jìn)程，它是在狀態(tài)機(jī)進(jìn)入狀態(tài) st4 后才被啟動(dòng)的，即此時(shí) LOCK 長(zhǎng)生了一個(gè)上升沿信號(hào)，從而啟動(dòng)進(jìn)程 LATCH1，將 0809 在本采樣周期輸出的 8 位數(shù)據(jù)鎖存到寄存器中，以便外部電路能從 Q 端讀出穩(wěn)定正確的數(shù)據(jù)。 組合進(jìn)程 COM 有兩個(gè)主要功能： 1）狀態(tài)譯碼器功能，即根據(jù)從 current_state 信號(hào)中獲得的狀態(tài)變量，以及來(lái)自 0809的狀態(tài)線信號(hào) EOC，決定下一狀態(tài)的轉(zhuǎn)移方向，即確定次態(tài)的狀態(tài)變量； 2）采樣控制功能，即根據(jù) current_state中的狀態(tài)變量確定對(duì) 0809的控制信號(hào)線 ALE、START、 OE、等輸出相應(yīng)的控制信號(hào)，當(dāng)采樣結(jié)束后還要通過(guò) LOCK 向鎖存器進(jìn)行LATCH1 發(fā)出鎖存信號(hào)，以便將由 0809 的 D[7..0]數(shù)據(jù)輸出口輸出的 8 位轉(zhuǎn)換數(shù)據(jù)鎖存起來(lái)。在狀態(tài) st3，有狀態(tài)機(jī)向 0809 發(fā)出轉(zhuǎn)換好的 8 位數(shù)據(jù)輸出允許命令，這一狀態(tài)周期同時(shí)可作為數(shù)據(jù)輸出穩(wěn)定周期，以便能在下一狀態(tài)中向鎖存器中鎖入可考的數(shù)據(jù)。此后外部控制可以使 OE 由低電平變?yōu)楦唠娖剑ㄝ敵鲇行В?，此時(shí)， 0809 的輸出數(shù)據(jù)總線 D[7..0]從原來(lái)的高阻態(tài)變?yōu)檩敵鰯?shù)據(jù)有效。 時(shí)序圖中， START 為 轉(zhuǎn)換啟動(dòng)控制信號(hào)高電平有效； ALE 為模擬信號(hào)輸入選通端口地址鎖存信號(hào)，上升沿有效；一旦 START 有效后，狀態(tài)信號(hào) EOC 即變?yōu)榈碗娖剑硎具M(jìn)入轉(zhuǎn)換狀態(tài)，轉(zhuǎn)換時(shí)間約為 100us。 s t 4s t 0s t 3 s t 2s t 1對(duì) 0 8 0 9 初 始 化L O C K : 0 1由 L O C K 信 號(hào) 所 存轉(zhuǎn) 換 好 的 數(shù) 據(jù)啟 動(dòng) A / D 轉(zhuǎn) 換采 樣 周 期 中 等 待E O C = ’ 1 ’ 正 在轉(zhuǎn) 換E O C = ’ 1 ’ 轉(zhuǎn) 換 結(jié) 束O E = ’ 1 ’數(shù) 據(jù) 輸 出 有 效 圖 ADC0809 采樣狀態(tài)圖 A L ES T A R TE O CO ED [ 7 . . 0 ]Z Z Z Z Z Z Z Z D A T A 圖 ADC0809 工作時(shí)序 用狀態(tài)機(jī)對(duì) 0809 進(jìn)行采樣控制首先必須了解工作時(shí)序，然后作出狀態(tài)圖，最后寫出相應(yīng)的 VHDL 代碼。 END if_m4arch。 END IF。 ELSIF(sel=10)THEN yout=din(2)。 ARCHITECTURE if_m4arch OF mux4 IS BEGIN PROCESS(din,sel) BEGIN IF(sel=00)THEN yout=din(0)。 yout: OUT STD_LOGIC)。 ENTITY mux4 IS PORT ( din:IN STD_LOGIC_VECTOR(3 DOWNTO 0)。 Yout 為被選通熱電偶輸出。 6）具有快速建立時(shí) 間和時(shí)鐘到輸出的外部寄存器 7）具有良好的軟件設(shè)計(jì)支持和布局布線能力 8．硬件原理圖 見附錄 A 系統(tǒng)軟件設(shè)計(jì) 1． CD4052 控制模塊 如圖 所示， CD4052 模塊用來(lái)控制四支熱電偶的選通， din 為四支熱電偶輸入。 4）靈活的內(nèi)部連接：快速通道連續(xù)式布線結(jié)構(gòu)帶來(lái)快速可測(cè)試的連線延時(shí)；具有可以用來(lái)實(shí)現(xiàn)快速加法器、計(jì)數(shù)器和比較器的專用進(jìn)位鏈；具有實(shí)現(xiàn)高速、多輸入邏輯函數(shù)的專用級(jí)聯(lián)鏈；模仿三態(tài)功能可以實(shí)現(xiàn)內(nèi)部三態(tài)總線；多達(dá) 6 個(gè)全局時(shí)鐘信號(hào)和4 個(gè)全局清除型號(hào)。 2）高密度： 10000~250000 個(gè)可用門；高達(dá) 40960 位內(nèi)部 RAM。所有這些特點(diǎn)使得 FLEX10K器件成為替代傳統(tǒng)專用門陣列的理想選擇。另外， FLEX10K 器件也提供多 電壓 I/O 接口，它允許器件橋接在不同電壓工作的系統(tǒng)中。每個(gè) FLEX10K 器件都包含一個(gè)嵌入式陣列，它為設(shè)計(jì)者提供了有效的嵌入式門陣列和靈活的可編程邏輯。 圖 電橋補(bǔ)償 電路 7．芯片介紹（ FLEX10K） （ 1） FLEX10K 系列 FPGA 器件簡(jiǎn)介 FLEX10K 系列是第一款多達(dá) 25 萬(wàn)門的嵌入式 PLD，該系列包括 FLEX10KA、FLEX10KB、 FLEX10KV 和 FLEX10KE，它的集成度已經(jīng)達(dá)到了 25 萬(wàn)門。如果設(shè)計(jì)的E1 和 E2 數(shù)值相等極性相反， 則迭加后互相抵消，因此起到冷端溫度變化自動(dòng)補(bǔ)償?shù)淖饔谩?此時(shí)補(bǔ)償電橋?qū)犭娕蓟芈返臒犭妱?shì)沒有影響。電 橋由支流穩(wěn)壓電源供電。 如圖 ，冷端補(bǔ)償電路有不平衡電橋組成，其輸出端串聯(lián)在 熱電偶 回來(lái)中。 內(nèi)蒙古科技大學(xué)畢業(yè)設(shè)計(jì)說(shuō)明書 (畢業(yè)論文 ) 19 6．冷 端 溫度補(bǔ)償 冷端溫度補(bǔ)償采用 電橋補(bǔ)償 電路。直到 A/D轉(zhuǎn)換完成， EOC 變?yōu)楦唠娖?，指?A/D 轉(zhuǎn)換結(jié)束，結(jié)果數(shù)據(jù)已存入鎖存器，這個(gè)信號(hào)可用作中斷申請(qǐng)。 START 上升沿將逐次逼近寄存器復(fù)位。 （ 4） 工作過(guò)程 ADC0809 的工作過(guò)程是：首先輸入 3 位地址，并使 ALE=1，將地址存入地址鎖存器中。多路開關(guān)可選通 8 個(gè)模擬通道，允許 8 路模擬量分時(shí)輸入，共用 A/D 轉(zhuǎn)換器進(jìn)行轉(zhuǎn)換。 （ 3） ADC0809 的內(nèi)部邏輯結(jié)構(gòu) 。 Vcc：電源，單一＋ 5V。要求時(shí)鐘頻率不高于 640KHZ。當(dāng) A/D 轉(zhuǎn)換結(jié)束時(shí)，此端輸 入一個(gè)高電平，才能打開輸 出三態(tài)門，輸出數(shù)字量。 EOC： A/D 轉(zhuǎn)換結(jié)束信號(hào)，輸內(nèi)蒙古科技大學(xué)畢業(yè)設(shè)計(jì)說(shuō)明書 (畢業(yè)論文 ) 18 出，當(dāng) A/D 轉(zhuǎn)換結(jié)束時(shí)，此端輸出一個(gè)高電平（轉(zhuǎn)換 期間一直為低電平） 。 ALE： 地址鎖存允許信號(hào)，輸入，高電平有效。 D0～ D7： 8 位數(shù)字量輸出端 。 （ 2） ADC0809 的外部結(jié)構(gòu)， 如圖 所示： 圖 ADC0809 的外部結(jié)構(gòu) ADC0809 芯片有 28 條引腳，采用雙列直插式封裝 。 3） 轉(zhuǎn)換時(shí)間 為 100μs 4） 單個(gè)＋ 5V電源供電 5） 模擬輸入電壓范圍 0～＋ 5V，不需零點(diǎn)和滿刻度校準(zhǔn)。 5． A/D 轉(zhuǎn)換芯片 ADC0809 （ 1） 主要特性 ： 1） 8 路 8 位 A／ D 轉(zhuǎn)換器，即分辨率 8 位。由于 A A2 工作于線性狀態(tài)，其同相、反相輸入端具有“虛短”特性，因此共模信號(hào)在 R3 兩端的 電位 相等，即 R3 上沒有共模電流，所以 A1 和 A2 對(duì)共模信號(hào)的電壓放大倍數(shù)僅為 1，差模信號(hào)在 R3 兩端產(chǎn)生壓降，其電壓放 大倍數(shù)為 1+2R1/R3(R1=R4)。圖中 A1 和A2 是差模輸入和差模輸出的交叉耦合前置放大器。同時(shí)被測(cè)信號(hào)源的內(nèi)阻無(wú)法進(jìn)行控制，而信號(hào)內(nèi)阻的變化可能使放大器兩個(gè)輸入端分別到地的電阻失配，這種失配 除了造成增益變化外，還有可能導(dǎo)致共模抑制比下降。 如圖 所示：