【正文】 ......................................................................................... 44 附錄 C....................................................................................................................................... 46 附錄 D ...................................................................................................................................... 48 致謝 .......................................................................................................................................... 50 內(nèi)蒙古科技大學(xué)畢業(yè)設(shè)計說明書 (畢業(yè)論文 ) 1 第一章 引 言 研究背景 隨著現(xiàn)代科學(xué)技術(shù)的發(fā)展， 在現(xiàn)代化的工業(yè)生產(chǎn)中，電流、電壓、溫度、壓力、流量、流速和開關(guān)量都是常用的主要被控參數(shù)。例如：在冶金工業(yè)、化工生產(chǎn)、電力工程、造紙行業(yè)、機械制造和食品加工等諸多領(lǐng)域中，人們都需要對各類加熱爐、熱處理爐、反應(yīng)爐和鍋爐中的溫度進行檢測和控制。 在工業(yè)領(lǐng)域極端惡劣工作環(huán)境下，溫度的測量常伴有巨大的撞擊力或高溫氣體的高速流動，其共同特點是溫度高且是瞬態(tài)變化的，響應(yīng)時間可達 ms 甚至 ps 級，測量技術(shù)難度大 .目前，常用的溫度采集系統(tǒng)絕大部分是由集成溫度傳感器和單片機構(gòu)成 的，這種方案 有一定的局限性 ，因此采用效率和自動化水平更高的新的測量手段，是溫度測控系統(tǒng)的發(fā)展趨勢。 溫度巡檢儀發(fā)展概況 在溫度巡檢儀沒有普及運用之前，溫度計測溫被運用在大多數(shù)溫度測量場合。由于其本身的結(jié)構(gòu)和功能所限，它只能對一些要求精度不高的地方進行較粗略檢測，從而需要嚴(yán)格控溫的場合則沒有辦法檢測，最終影響到生產(chǎn)的效率及效益。 隨著科學(xué)技術(shù)的發(fā)展， 出現(xiàn)了能夠?qū)Χ帱c溫度進行巡回定點檢測并顯示的溫度巡檢儀。 溫度巡檢系統(tǒng) 不僅要進行數(shù)據(jù)的自動采集處理與實時控制 ， 而且要考慮數(shù)據(jù)的分析與管理 。 系統(tǒng)對大量有關(guān)聯(lián)數(shù) 據(jù)的存儲 ， 目的是為讓用戶方便地訪問和使用數(shù)據(jù)資源 ，將采集到的實時數(shù)據(jù)和歷史數(shù)據(jù)完整、系統(tǒng)地管理起來 。 在確保數(shù)據(jù)的安全性、完整性的同時 ， 管理者直接面對生產(chǎn)現(xiàn)場 ， 并根據(jù)現(xiàn)場的實際作業(yè)信息及時發(fā)出指令 ， 進行全局統(tǒng)籌調(diào)度與協(xié)調(diào) 。 研究意義 溫度巡檢儀的出現(xiàn)和發(fā)展順應(yīng)了時代和工業(yè)發(fā)展的趨勢。它是 由溫度傳感器和顯內(nèi)蒙古科技大學(xué)畢業(yè)設(shè)計說明書 (畢業(yè)論文 ) 2 示、記錄儀表構(gòu)成。其測溫原理是：多個傳感器的輸出電參數(shù)隨溫度的變化而變化，輸出并變換成統(tǒng)一規(guī)格的電信號，由多路自動開關(guān)逐路選通，以采樣、量化、編碼和必要的輔助運算方法將模擬量轉(zhuǎn)換成數(shù)字量。再經(jīng)數(shù)字電路或 微處理器及外圍電路處理后輸出驅(qū)動顯示和記錄機構(gòu)，周期性地采集被測信號。 內(nèi)蒙古科技大學(xué)畢業(yè)設(shè)計說明書 (畢業(yè)論文 ) 3 第二章 EDA 技術(shù)介紹 電子設(shè)計自動化 （ EDA） 技術(shù)概述 電子設(shè)計自動化 （ EDA） 技術(shù) EDA 是電子設(shè)計自動化 (Electronic Design Automation)的英文縮寫 ， 是 20 世紀(jì) 90年代初從 CAD(計算機輔助設(shè)計 )、 CAM(計算機輔助制造 )、 CAT(計算機輔助測試 )和CAE(計算機輔助工程 )的概念發(fā)展而來的。 EDA 技術(shù)就是以計算機為工具 ， 在 EDA 軟件平臺 上 ， 根據(jù)硬件描述語言 HDL 完成的設(shè)計文件 ，自動地完成邏輯編譯、化簡、分割、綜合及優(yōu)化、布局線、 仿真 ， 直至對于特定目測網(wǎng)絡(luò)是否暢通 ； 第三階段 ， 建立用戶和安裝常用的故障報警裝置。 EDA 技術(shù)是以計算機科學(xué)和微電子技術(shù)發(fā)展為先導(dǎo) ， 匯集了計算機應(yīng)用科學(xué)、微電子結(jié)構(gòu)、工藝學(xué)和電子系統(tǒng)科學(xué)的最新成果的先進 CAD(Computer Aided Design)技術(shù) ，它是在先進的計算機工作平臺上開發(fā)出的一系列電子設(shè)計軟件系統(tǒng)。根據(jù)電子設(shè)計的發(fā)展特征 ， EDA 技術(shù)的發(fā)展過程可劃分為四個階段 ： 第一階段起始于 60 年代中期 ， 人們開始 用計算機設(shè)計印刷電路板 PCB(Printed CircuitBoard)設(shè)計 ， 產(chǎn)生了電子 CAD 概念 ， 標(biāo)志著電子 CAD 技術(shù)的誕生。 第二階段從 70 年代開始 ， 隨著產(chǎn)業(yè)發(fā)展的迫切需要 ， 除了將 CAD 用于電路繪圖外 ，又增加了電路功能設(shè)計和結(jié)構(gòu)設(shè)計 ， 通過網(wǎng)絡(luò)表將兩者結(jié)合在一起。這就是CAE(Computer AidedEngineering)的概念 ， 主要用于電氣原理圖的輸入、邏輯仿真、電路分析、布局布線和 PCB 設(shè)計。著名的電路仿真軟件 SPICE (Simulation Program for Integrated Circuit Emphasis)就是這個時代的代表作。 第三階段從 80 年代初至九十年代初 ， EDA 技術(shù)延伸到半導(dǎo)體芯片的設(shè)計。運用 EDA技術(shù)設(shè)計并生產(chǎn)出了許多可編程半導(dǎo)體芯片。同時出現(xiàn)了一批適用于微機的電路仿真和設(shè)計的軟件 ， 如 PSPICE、 EWB( Electrinic Workbench)等。 第四階段從九十年代至今。這個時期微電子技術(shù)以驚人的速度發(fā)展 ， 其工藝已達到深亞微米級 ， 在一個芯片上可集成幾百萬只仍至上千萬只晶體管。這就給 EDA 技術(shù)提出了新的挑戰(zhàn) ， 從而又大大地促進了 EDA 技術(shù)的發(fā)展 ， 產(chǎn)生了許多規(guī)模較大 的 EDA 工內(nèi)蒙古科技大學(xué)畢業(yè)設(shè)計說明書 (畢業(yè)論文 ) 4 具軟件系統(tǒng) ， 如 Cadence、 Synopsys 以及我國的熊貓系統(tǒng)等?？梢哉f這個階段才真正稱得上是 EDA 時期。 現(xiàn)在 EDA 這個詞用得很廣，有將 PROTEL、 PSPICE、 EWB、 POWERPCB 等都稱為 EDA 軟件，這或許是不恰當(dāng)?shù)摹Ｈ缟纤觯?EDA 就是利用計算機 ， 通過軟件方式的設(shè)計和測試 ， 達到對既定功能的硬件系統(tǒng)的設(shè)計和實現(xiàn)。 EDA 技術(shù)中最為矚目的和最具現(xiàn)代電子設(shè)計技術(shù)特征的功能就是日益強大的仿真測試技術(shù)。 EDA 仿真測試技術(shù)只需通過計算機就能對所設(shè)計的電子系統(tǒng)從各種不同層次的系統(tǒng)性能特點完成一系列 準(zhǔn)確的測試與仿真操作，在完成實際系統(tǒng)的安裝后還能對系統(tǒng)上的目標(biāo)器件進行所謂邊界掃描測試。這一切都極大地提高了大規(guī)模系統(tǒng)電子設(shè)計自動化程度。與單片機系統(tǒng)開發(fā)相比 ， 利用 EDA 技術(shù)對 FPGA/CPLD 的開發(fā)，通常是一種借助于軟件方式的純硬件開發(fā)，因此可以通過這種途徑進行所謂專用集成電路(ASIC)開發(fā)，而最終的 ASIC 芯片，可以是 FPGA/CPLD，也可以是專制的門陣列掩模芯片， FPGA/CPLD 只起到硬件仿真 ASIC 芯片的作用。而利用計算機進行的單片機系統(tǒng)的開發(fā)，主要是軟件開發(fā)，在這個過程中只需程序編譯器就可以 了，綜合器和適配器是沒有必要的，其仿真過程是局部的且比較簡單。 可編程 邏輯門陳列（ FPGA） FPGA 由許多獨立的可編程邏輯模塊組成，用戶可以通過編程將這些模塊連接起來實現(xiàn)不同的設(shè)計。 FPGA 兼容了 MPGA 和陣列型 PLD 兩者的優(yōu)點，因而具有更高的集成度、更強的邏輯實現(xiàn)能力和更好的設(shè)計靈活性。 1． FPGA 的分類 不同廠家、不同型號的 FPGA 其機構(gòu)有各自的特點，但就其基本機構(gòu)來分析，大致有以下幾種分類方法。 （ 1）按邏輯功能塊的大小分 FPGA 的基本邏輯機構(gòu)單元是可編程邏輯塊，按照邏輯功能塊的大小 不同，可將FPGA 分為細(xì)粒度機構(gòu)和粗粒度機構(gòu)兩類。 （ 2）按互聯(lián)結(jié)構(gòu)分 按互聯(lián)結(jié)構(gòu)分類可將其分為分段互聯(lián)型和連續(xù)互聯(lián)型兩類。 （ 3）按編程特性分 內(nèi)蒙古科技大學(xué)畢業(yè)設(shè)計說明書 (畢業(yè)論文 ) 5 按編程特性分類 FPGA 可分為一次編程型和可重復(fù)編程型兩類。 2． FPGA 的基本機構(gòu)及特點 FPGA 由若干獨立的可編程邏輯模塊組成。它由三種可編程單元和一個用于存放編程數(shù)據(jù)的靜態(tài)存儲器組成。這三種可編程的單元分別是輸入 /輸出模塊 IOB(I/O Block)、可編程邏輯模塊 CLB（ Configurable Logic Block）和互聯(lián)資源 IR(Interconnect Resource)。它們的工作狀態(tài)全都由編程數(shù)據(jù)存儲器中的數(shù)據(jù)設(shè)定。 3． FPGA 結(jié)構(gòu)的主要優(yōu)點有： （ 1） FPGA 中除了極少的幾個引腳以外，大部分引腳都與可編程的 IOB 相連，且均可根據(jù)要求設(shè)置成輸入或輸出。 （ 2）每個 CLB 中都包含組合邏輯電路和存儲電路（觸發(fā)器）兩部分，可以設(shè)置成規(guī)模不大的組合邏輯電路或時序邏輯電路。 （ 3）在 CLB 之間配備了豐富的連線資源。折線互聯(lián)資源包括不同類型的金屬線、可編程的開關(guān)矩陣和可編程的連接點，從而使 CLB 更易設(shè)計成各種應(yīng)用型電路。 4． FPGA 存在的主要缺點有： （ 1）信號傳輸延遲時間不是確定的且速度慢。 （ 2）由于 FPGA 中的編程數(shù)據(jù)存儲器是一個靜態(tài)隨即存儲器，斷電時數(shù)據(jù)將隨之丟失，因此，每次開始工作時都要重新安裝編程數(shù)據(jù)，并需要配備保存變成數(shù)據(jù)的EPROM。 （ 3） FPGA 的編程數(shù)據(jù)不便于保密。 EDA 設(shè)計流程 圖 是基于 EDA 軟件的 FPGA/CPLD 開發(fā)流程框圖，以下將分別介紹各 設(shè)計模塊的功能特點。對于目前流行的 EDA 工具軟件， 圖 的設(shè)計流程具有一般性。 內(nèi)蒙古科技大學(xué)畢業(yè)設(shè)計說明書 (畢業(yè)論文 ) 6 原 理 圖 / H D L 文 本 編 輯綜 合F P G A / C P L D適 配時 序 仿 真F P G A / C P L D編 程 下 載F P G A / C P L D器 件 和 電 路 系統(tǒng) 圖 應(yīng)用 于 FPGA/CPLD 的 EDA開發(fā)流程 設(shè)計輸入 將電路系統(tǒng)以一定表達方式輸入計算機，是在 EDA 軟件平臺上對 FPGA/CPLD 開發(fā)的最初步驟。通常，使用 EDA 工具的設(shè)計輸入可分為兩種類型。 1． 圖形輸入 圖形輸入通常包括原理圖輸入、狀態(tài)圖輸入和波形圖輸入三種常用方式。 原理圖輸入法類似與傳統(tǒng)電子設(shè)計方法的原理圖編輯輸入方式，即在 EDA 軟件的圖形編輯界面上繪制能完成特定功能的電路原理圖。原理圖由邏輯器件（符號）和連接線構(gòu)成，圖中的邏輯器件可以是 EDA 軟件庫中預(yù)制的功能模塊，如與門、或門、非門、觸發(fā)器以及各種 74 系列 器件功能的宏功能塊，甚至還有一些類似于 IP 的功能塊。 原理圖編輯繪制完成后，原理圖編輯器將會對輸入的圖形文件進行排錯，之后再將其編譯成適用于邏輯綜合的文件。 狀態(tài)圖輸入法就是根據(jù)電路的控制條件和不同的轉(zhuǎn)換方式，用繪圖的方法，在 EDA工具的狀態(tài)圖編輯器上繪出狀態(tài)圖，然后由 EDA 編輯器和綜合器將此狀態(tài)變化流程圖編譯綜合成電路網(wǎng)表。 波形圖輸入發(fā)則是將待設(shè)計的電路看成是一個黑盒子，只需告訴 EDA 工具黑盒子電路的輸入和輸出時序波形圖， EDA 工具即能根據(jù)此完成黑盒子電路的設(shè)計。 2． HDL 文本輸入 這種方式與傳統(tǒng)的計 算機然間語言編譯輸入基本一致。就是將使用了某種硬件描述語言的電路設(shè)計文本，如 VHDL，進行編輯輸入。 可以說，應(yīng)用 HDL 的文本輸入方法克服了上述原理圖輸入法存在的所有弊端，為內(nèi)蒙古科技大學(xué)畢業(yè)設(shè)計說明書 (畢業(yè)論文 ) 7 EDA 技術(shù)的應(yīng)用和發(fā)展打開了一個廣闊的天地。 綜合 一般來說，中和是僅對 HDL 而言的。利用 HDL綜合器對設(shè)計進行綜合是十分重要的一部，因為綜合過程將把軟件設(shè)計的 HDL 描述與硬件結(jié)構(gòu)掛鉤，是將然間轉(zhuǎn)化為硬件電路的關(guān)鍵步驟，是文字描述與硬件實現(xiàn)的一座橋梁。綜合就是將電路的高級語言轉(zhuǎn)換成低級語言。 整個綜合過程就是將設(shè)計者在 EDA 平臺上編輯輸入的 HDL文本、原理圖或狀態(tài)圖形描述，依據(jù)給定的硬件結(jié)構(gòu)組件和結(jié)束控制條件進行編譯、優(yōu)化、轉(zhuǎn)換和綜合，最終獲得門級電路甚至更底層的電路描述網(wǎng)表文件。 適配 適配器也稱結(jié)構(gòu)綜合器，它的功能是將由綜合器生成的網(wǎng)表文件配置于指定的目標(biāo)器件中，使之 長生 最終的下載文件，如 JAM 格式的文件。適配所選定的目標(biāo)器件必須屬于原綜合器指定的目標(biāo)器件系列。 適配器將綜合后的網(wǎng)表文件針對某一具體的目標(biāo)器件進行邏輯映射操作，其中包括底層器件配置、邏輯分割、邏輯優(yōu)化、邏輯布局布線操作。適配完成后可以利用適配所產(chǎn) 生的仿真文件作精確的時序仿真，同時長生可用于編程的文件。 時序仿真 在編程下載前必須利用 EDA 根據(jù)對適配生成的結(jié)果進行模擬測試，就是所謂的仿真。仿真就是讓計算機根據(jù)一定的算法和一定的仿真庫對 EDA 設(shè)計進行模擬，以驗證設(shè)計，排除錯誤。仿真是在 EDA 設(shè)計過程中的重要步驟。 時序仿真就是接近真實器件運行特性的