【正文】 input rst。 input clk。 parameter di_width = 8。 endmodule 電子科技大學(xué)成都學(xué)院本科畢業(yè)設(shè)計 30 `timescale 1ns/10ps module fdct( clk, ena, rst, dstrb, din, dout, douten )。 fdct dut( .clk(clk), .ena(139。 output[11:0]dout。 input dstrb。 input ena。 在論文即將完成之際，我的心情無法平靜，從開始進入課題到論文的順利完成，有多少可敬的師長、同學(xué)、朋友給了我無言的幫助，在這里 請接受我誠摯的謝意 !最后我還要感謝培養(yǎng)我長大含辛茹苦的父母，謝謝你們 ! 最后我還要感謝 微電子 系和我的母校 — 電子科技大學(xué)成都 學(xué)院四年來對我的栽培 ！ 參考文獻 28 參考文獻 [1] 萬文濤 . 整數(shù) DCT變換 IP軟核設(shè)計與驗證 . 華中科大碩士學(xué)位論文 . 2020 [2] 張賜勛 . 離散余弦變換的設(shè)計與實現(xiàn) . 浙江大學(xué)碩士學(xué)位論文 . 2020 [3] 來蒲軍 . 離散余弦變換 VLSI設(shè)計 . 華中科大碩士學(xué)位論文 .2020 [4] 鄒其軍 . 基于 FPGA的 DCT域圖像水印算法設(shè)計及其優(yōu)化技術(shù) . 南京理工大 學(xué) . 2020 [5] 楊 碩 . 基于 FPGA的 DCT處理器研究 . 西南交通大學(xué)碩士論文 . 2020 [6] 王智鳴 . 二維離散余弦變換的 VLSI實現(xiàn)及 IP核設(shè)計 . 華中科大碩士學(xué)位論文 .2020 附錄 29 附錄 `timescale 1ns/10ps module dct_syn( clk, ena, rst, dstrb, din, dout, den )。多少個日日夜夜， 楊 老師不僅在學(xué)業(yè)上給我以精心指導(dǎo)，同時還在思想、生活上給我以無微不至的關(guān)懷，除了敬佩 楊碩 老師的專業(yè)水平外，他的治學(xué)嚴謹和科學(xué)研究的精神也是我永遠學(xué)習(xí)的榜樣，并將積極影響我今后的學(xué)習(xí)和工作。他嚴肅的科學(xué)態(tài)度 ，嚴謹?shù)闹螌W(xué)精神，精益求精的工作作風(fēng)，深深地感染和激勵著我。 致謝 27 致 謝 經(jīng)過半年的忙碌和工作，本次畢業(yè)論文設(shè)計已經(jīng)接近尾聲，作為一個本科生的畢業(yè)論文，由于經(jīng)驗的匱乏，難免有許多考慮不周全的地方，如果沒有導(dǎo)師的督促指導(dǎo)，以及一起工作的同學(xué)們的支持，想要完成這個設(shè)計是難以想象的。 本設(shè)計完成了 1D整數(shù) DCT IP 軟核的設(shè)計和驗證，但是由于時間原因，本文的設(shè)計還是初步的，進一步的工作有待完成 .代碼的優(yōu)化：本文的設(shè)計代碼功能上雖然經(jīng)驗證是正確 的，但是代碼還可以進一步的優(yōu)化，使得消耗資源更少和性能會進一步提高。為了利用 2m 長度的 DCT 快速算法處理這類非 2m長度的 DCT,需要對數(shù)據(jù)進行延拓，這不僅引起變換誤差，同時也降低了計算效率。若一定要用浮點型 DCT 來實現(xiàn)無損壓縮，就存在一個殘差圖象的編碼問題，這必然導(dǎo)致無損編碼的效率下降，因此，就需要實 現(xiàn)可逆的整數(shù)變換。 雖然 DCT 算法得到了廣泛的應(yīng)用，但是 DCT 算法仍有許多需要改進的地發(fā)。 先對 DCT 變換常見快速算法進行了分析，得出了基于類 DCT 矩陣進行變換的整數(shù) DCT變換較其它的快速算法更適合硬件實現(xiàn)。大大縮短了芯片后期應(yīng)用研發(fā)的時間，從而縮短了整個芯片的設(shè)計周期，為提高高質(zhì)量芯片提供強有力的保障。現(xiàn)在芯片往往需要和特定軟件配合才能正常工作，也就是第五章 仿真結(jié)論分析 25 所 謂的驅(qū)動軟件。現(xiàn)場可編程器件的可編程特性大大加快了驗證速度，設(shè)計的修改能很快的在可編程器件平臺上得到驗證。同時，現(xiàn)代現(xiàn)場可編程器件中往往集成一些高速計算單元，如寬位寬的乘法單元。 其次，隨著工藝的進步，現(xiàn)在的現(xiàn)場可編程器件已經(jīng)使用 ，器件門數(shù)伴隨著新工藝的使用已經(jīng)達到幾百萬門的規(guī)模。雖然形式驗證是采用數(shù)學(xué)等式的方式來實現(xiàn)驗證 ，起驗證速度遠遠快于基于動態(tài)仿真的驗證方法。即使在這些條件得到滿足的情況下，完成一定代碼覆蓋率的芯片測試也需要耗費大量的時間為了縮短驗證周期出現(xiàn)了基于數(shù)學(xué)等式的形式驗證，但是這種純軟件的驗證手段在具體使用上存在著各種各樣的局限性。 同時，在芯片設(shè)計階段因為各種各樣的原因需要頻繁修改最初設(shè)計，這 就為測試向量的維護帶來了大量的工作。傳統(tǒng)的基于硬件電路的驗證手段在當(dāng)前的芯片規(guī)模下變得不切實際，單是擺放上百萬門的晶體管就需要幾個月，甚至幾年的時間。但是驗證手段和驗證工具上沒有出現(xiàn)這種革命性的進步，驗證技術(shù)的發(fā)展遠遠落后于工藝的進步，造成 ASIC 設(shè)計和驗證之間產(chǎn)生矛盾，驗證在芯片設(shè)計占用的時間比例越來越大。在一塊芯片上往往需要集成上百萬、甚至上千萬的晶體管。 電子科技大學(xué)成都學(xué)院本科畢業(yè)設(shè)計 24 FPGA 驗證意義 首先，現(xiàn)代芯片設(shè)計的復(fù)雜性和設(shè)計周期的縮短。矩陣的值與本模塊計算的值差 2倍，且模塊的值已經(jīng)是經(jīng)過 ZIGZAG 掃描后的值，即 dout 是按照zigzag 順序輸出到下一個模塊的。Dout 的值已經(jīng)是宏塊的 DCT 系數(shù)。 第五章 仿真結(jié)論分析 23 第五章 仿真結(jié)論分析 第五章 仿真結(jié)論分析 系統(tǒng)仿真結(jié)果 仿真整體波形顯示 圖 51 整體波形 從波形可以看出所設(shè)計電路的功能， rst 為高時所有的動作才能產(chǎn)生，在 dstrb 低電平后，輸入 din 數(shù)據(jù)，在 den 為低時，計算所得的 DCT系數(shù)才輸出。這種邏輯電路設(shè)計思想，充分利用原理 圖設(shè)計直觀、形象和 VHDL/Verilog 輸入法簡單明了的優(yōu)勢，既可以獲得具有高效率流水線結(jié)構(gòu)的同步電路，又能夠大大縮短設(shè)計時間。 ，減小組合邏輯的復(fù)雜性，從而減少組合電路需要的邏輯門數(shù)量，邏輯門數(shù)的減少，意味著芯片功耗的降低。 圖 45 程序代碼結(jié)構(gòu)電子科技大學(xué)成都學(xué)院本科畢業(yè)設(shè)計 22 在下一章，我們將對整個系統(tǒng)的模塊進行仿真 為提高 FPGA 芯片的數(shù)據(jù)處理速度及降低芯片功耗，邏輯電路設(shè)計應(yīng)重點采用以下措施： ，降低芯片功耗，提高系統(tǒng)時鐘。 通過這個模塊，我們可以基本實現(xiàn) DCT 模塊的基本單元，剩下的只要調(diào)用 8 次這個模塊就可以了。 dct_unit_0( .clk(clk), .ena(ena),第四章 基于 FPGA的 DCT 實現(xiàn) 21 .ddgo(ddgo), .x(x), .y(y), .ddin(ddin), .dout(dout0) )。 end 我們通過調(diào)用余弦模塊，可以方便的實現(xiàn) COS 系數(shù)，從而簡化的整個程序的設(shè)計，其仿真結(jié)果如下所示。 end end 通過這個方式，我們可以基本實現(xiàn) DCT 模塊的累加功能。 always (posedge clk) begin if(ena) begin if(dclr) result=ext_mult_res。 本段代碼我們采用定義函數(shù)的方式實現(xiàn)的，在其他模塊中調(diào)用這個函數(shù)就可以了， 其做為整個系統(tǒng)的系數(shù)來調(diào)用，其仿真結(jié)果如下所示 。hf59e52ed。 // = + 639。h04: dct_cos_table = 3239。hf3c10ead。 // = + 639。h02: dct_cos_table = 3239。hf9103298。 // = + 639。h00: dct_cos_table = 3239。 // = + ????????? Endcase ????????????? 639。h06: dct_cos_table = 3239。h20200000。 // = + 639。h04: dct_cos_table = 3239。h20200000。 // = + 639。h02: dct_cos_table = 3239。h20200000。 // = + 639。h00: dct_cos_table = 3239。 case ( {v,u} ) 639。后加法模塊的第三個部分就是針對輸出不同的下標(biāo)進行符號修正 。 與正余弦系數(shù)相乘后，需要將結(jié)果按照一定的規(guī)律相加，因此需要一個后加法模塊。 3．乘以余弦、余弦系數(shù)模塊 按照 DCT 變換矩陣的順序，對第二模塊的預(yù)加法結(jié)果乘以對應(yīng)的余弦或正弦 系數(shù)。在預(yù)加法模塊中，不僅有加法還有減法。其輸入輸出的對應(yīng)關(guān)系如圖 。參照第三章所介紹的改進的素長度 DCT 變換算法，變換過程主要由以下幾部分組成：輸入順序調(diào)整；預(yù)加法；乘以余弦或正弦系數(shù)；后加法；輸出順序調(diào)整；乘以常因子。 基于 FPGA 的 DCT 實現(xiàn) 根據(jù) FPGA 上一章中所介紹的自頂向下的設(shè)計思想， 系統(tǒng)級（最頂層）框圖如 下 圖其中， x (n) ,n =0,1,...,N1表示輸入待處理的長度為 N 的一組數(shù)據(jù)， y(k),k=0,1,...,N1表示經(jīng)過 DCT 變換后的 DCT 域結(jié)果。我們以 4輸入的 DCT 運算為例說明。 n， l =0,1,?N 1。 n， l =0,1,?,N 1。為了同時減弱或去除圖像數(shù)據(jù)相關(guān)性，可以運用二維 DCT，將圖像從空間域轉(zhuǎn)換到 DCT變換域。但是，采用這種算法往往要求整個 N N的輸入數(shù)據(jù)同時參與計算，因此 I/O 處理及數(shù)據(jù)傳遞電路復(fù)雜，使得它們的 VLSI 實現(xiàn)在性能上反而不如 RCM 系統(tǒng)。一般快速轉(zhuǎn)換電路都需要很大的芯片面積。采用行列分離（ RCM）結(jié)構(gòu)的硬件實現(xiàn)，模塊比較清晰，適合自頂向下的設(shè)計方法。因為這樣的結(jié)構(gòu)易于設(shè)計，比較規(guī)則，沒有很復(fù)雜的蝶型網(wǎng)絡(luò)。而且，由于在有限精度的算法中，乘法的多個步驟都有四舍五入的操作，從而導(dǎo)致結(jié)果的準(zhǔn)確度嚴重下降。為了減少乘法數(shù)量或者不使用乘法器， N N整數(shù) DCT 變換可以通過采用能夠降低乘法數(shù)量的各種各樣的蝶型結(jié)構(gòu)和能夠代替乘法器并完成乘法功能的移位操作來實現(xiàn)。本節(jié)對快速直接 2DDCT 算法和基于查找 rom表的 2DDCT 算法作詳細說明，并給出它與其他快速算法的計算復(fù)雜度的比較。且行列分解的算法實現(xiàn)時需要中間轉(zhuǎn)置存儲器，存儲器在芯片中是消耗面積的重要部分，而直接法不需要轉(zhuǎn)置存儲器。但對于有限的電源系統(tǒng)功耗成為一個主要的限制因素。第三類是采用快速傅里葉變換，快速哈特萊變換等間接算法。二維 DCT/IDCT 的矩陣形式如公式 (31)所示： 公式 31 電子科技大學(xué)成都學(xué)院本科畢業(yè)設(shè)計 14 2DDCT 算法可分為三類 :一類是采用矩陣行列分解的間接方法 。 N N 的二維 DCT 和二維 IDCT 的數(shù)學(xué)定義分別如公式所示。從上我們可以看出，四類 DCT 算法都是以第 II類DCT 為基礎(chǔ)和根據(jù)，其他算法都可以由第二類 DCT 算法推導(dǎo)出，因此現(xiàn)在大多的研究都是針對第 II 類 DCT的快速算法。它的變換矩陣和逆變換矩陣完全相同，而且它的歸一化因子對所有的都是相同的，因此在實際處理中，可以采用同一程 序進行計算，大大節(jié)省了存儲空間，因此，雖然它的應(yīng)用沒有第 II類那么廣泛，但是在一些信號處理的算法中也出現(xiàn)了。一般的，第 III 類 DCT 算法的計算也都是考慮轉(zhuǎn)換成第 II類 DCT 的計算問題，從第 II 類快速 DCT算法可以很直接地得到第 III 類 DCT 算法，但是對于多維的第 III 類 DCT 算法，由于其轉(zhuǎn)化為第 II 類 DCT需要大量預(yù)加法并且只有簡單的計算結(jié)構(gòu)，所以一般多維的第 III類DCT 算法利用多項式變換將其分解為一維變換，再利用對稱性來減少所需的計算量。第 I類和第 II類 DCT 算法非常相象，只是針對不同的輸入情況。 四類 DCT 算法的引入是由于對 DFT 的分 解和四種 DWT 的存在 ,因為 DCT 算法和 DFT、DWT 算法可以進行互相轉(zhuǎn)換，因此借由 DFT、 DWT 算法的不同形式，引入四類 DCT 算法。間接算法過程簡單，主要工作是處理算法間的轉(zhuǎn)換，因此往往需要加一些額外的操作步驟，由于將其他變換的快速算法應(yīng)用在 DCT 中總有其自身的局限性，所以現(xiàn)在算法上已很少有人采用間接算法來計算 DCT。 電子科技大學(xué)成都學(xué)院本科畢業(yè)設(shè)計 12 DCT 快速算法簡介 一維離散余弦變換（ 1D DCT）的快速算法 DCT 首先由 等人于 1974 年提出， N 點 1D DCT{Y(k):k=[0,N