【正文】 附錄B 圖B1 頂層原理圖 圖B2 系統(tǒng)仿真結(jié)果圖 。end process。 end if。139。039。 if counter=101000then counter=000000。 counter=counter+39。 in_counter=not in_counter。 else tem_register(0) = bit_temp。139。039。 odd_bit=not odd_bit。 bit_temp=39。then tem_register(0)=39。then if date_in=39。 if in_counter=39。 奇偶校檢的產(chǎn)生 end if。 else tem_register(5)=39。then tem_register(5)=39。 elsif counter=100111 then if odd_bit=39。139。039。139。 數(shù)據(jù)同步字產(chǎn)生 end if。 then tem_register=111000。 if ss=39。 then if counter=000000 then en_out=39。)then if in_en=39。event and clk =39。039。039。039。039。 counter=000000。039。 奇偶校檢信號(hào)BeginDate_out=tem_register(5)。Signal bit_temp: std_logic。Signal counter:std_logic_vector(5 downto 0)。 編碼信元輸出端end encode。 編碼信元輸入端 Date_out:out std_logic。 同步選擇信號(hào) In_en: in std_logic。 復(fù)位信號(hào) clk :in std_logic。USE 。USE 。end behav。 end if。039。 end loop。)then tmpreg=datain。)then if(sl=39。event and clkl=39。beginq=tmpreg(15)。end p_to_s。 datain:in std_logic_vector(15 downto 0)。use 。use 。 感謝在百忙之中對(duì)我的論文進(jìn)行評(píng)審并提出寶貴意見的老師們。是他們對(duì)我今后的學(xué)習(xí)和工作產(chǎn)生積極的影響。鄒老師給予我的極大關(guān)懷與幫助。她治學(xué)嚴(yán)謹(jǐn)，每當(dāng)我遇到難題的時(shí)候，老師都會(huì)將她的建議毫無保留的傳授給我。曾經(jīng)我也對(duì)本專業(yè)產(chǎn)生過懷疑，但是隨著專業(yè)課的學(xué)習(xí)我漸漸發(fā)現(xiàn)我離不開自己四年來依依不舍專業(yè)。四年的學(xué)習(xí)生活，它給了我很多難忘的回憶。參考文獻(xiàn)1. 徐志軍，EDA技術(shù)與VHDL設(shè)計(jì)[M].北京:電子工業(yè)出版社，20092. 潘松、[M].北京:科學(xué)出版社，20083. 李洪偉等，基于Quartus II的FPGA/CPLD設(shè)計(jì)[M].北京:電子工業(yè)出版社，20064. 楊凱， MILSTD1553B總線曼徹斯特碼編碼器的設(shè)計(jì)與實(shí)現(xiàn)[D].四川大學(xué)，20065. 唐劍、王勇， MILSTD1553B總線曼徹斯特碼編碼器的CPLD實(shí)現(xiàn)[J].技術(shù)與市場(chǎng)，2008，26. 石紅梅、劉泳， 采用FPGA實(shí)現(xiàn)1553B總線接口專用芯片設(shè)計(jì)[C]. 第十三屆全國(guó)遙測(cè)遙控技術(shù)年會(huì)論文，20047. 解傳軍、王海濱，基于FPGA的航空總線協(xié)議接口設(shè)計(jì)[J].電子設(shè)計(jì)工程，20098. 鄭友泉、現(xiàn)場(chǎng)可編程門陣列[J].世界電子元器件，2005，109. 周密，金惠華，李化云．1553B總線協(xié)議IP核設(shè)計(jì)與實(shí)現(xiàn)．電子器件，2007，于紅旗．基于FPGA的嵌入式系統(tǒng)設(shè)計(jì)[M]．北京：機(jī)械。1553B協(xié)議數(shù)據(jù)的曼碼編碼器也因此漸顯其重要性。我相信對(duì)我以后不管是就業(yè)還是繼續(xù)學(xué)習(xí)深造都有很大影響。FPGA是我們的一門專業(yè)選修課，本人學(xué)習(xí)這門課程也才半年的時(shí)間，但是在本次畢業(yè)設(shè)計(jì)中學(xué)到了很多知識(shí)。7 結(jié)論及展望 本次設(shè)計(jì)實(shí)現(xiàn)了任務(wù)書中規(guī)定的要求，系統(tǒng)結(jié)構(gòu)包括：并串轉(zhuǎn)換器，曼徹斯特編碼器。上圖中兩個(gè)時(shí)鐘周期為一個(gè)比特，上跳變?yōu)椤?’，下跳變?yōu)椤?’。而后面的16位數(shù)據(jù)位為1101001110100110。從15位數(shù)據(jù)線到0位它的輸入為1101001110100110。 系統(tǒng)仿真結(jié)果在點(diǎn)擊上圖的report按鈕之后就會(huì)彈出系統(tǒng)的總體仿真結(jié)果。generate function simulation netlist按鈕。 系統(tǒng)波形文件輸入圖 系統(tǒng)仿真Simulator Tool 在編譯之后就是對(duì)模塊進(jìn)行仿真，在quartusⅡ軟件中點(diǎn)擊processing菜單中的simulator tool按鈕。編譯完成后，然后開始新建波形文件。 系統(tǒng)模塊框圖 經(jīng)過了原理和代碼的輸入之后，就開始進(jìn)行編譯。 encode模塊Symbol p_to_s模塊Symbol雙擊原理框圖文件的空白處，在彈出的Symbol對(duì)話框的Name文本框中輸入INPUT，單擊OK按鈕退出Symbol對(duì)話框，在適當(dāng)位置放置INPUT模塊，使用同樣的方法再加入一個(gè)INPUT和OUTPUT模塊。單擊OK按鈕退出Symbol對(duì)話框，適當(dāng)位置放置encode模塊。選擇File→New命令或是單擊新建圖標(biāo)，在彈出的New對(duì)話框中選擇Block Diagram/Schematic File選項(xiàng)，單擊OK按鈕，圖略。在并串轉(zhuǎn)換器和曼徹斯特編碼器中分別選擇File→Create/Update→Create Symbol Files for Current File 。 從上面分析可以看出設(shè)計(jì)出曼徹斯特編碼器滿足曼徹斯特編碼的要求。因?yàn)閿?shù)據(jù)位有9個(gè)‘1’所以輸出的奇偶校驗(yàn)位為‘0’。前面3位為同步字頭，111000為同步字頭。新建波形文件進(jìn)行仿真，然后就是添加輸入端口和按照要求對(duì)輸入信號(hào)進(jìn)行編輯。下一步就是開始編譯。選擇File→New命令或是單擊新建圖標(biāo)，在彈出的New對(duì)話框中選擇VHDL File選項(xiàng)，單擊OK按鈕。從圖中q端的結(jié)果可以讀出q的輸出信號(hào)為1101001110100110，所以并串轉(zhuǎn)換器滿足并串轉(zhuǎn)換的要求。低電平為39。q為十六位串行數(shù)據(jù)的輸出端，q端高電平為39。 并串轉(zhuǎn)換 simulator tool 并串轉(zhuǎn)換仿真結(jié)果 ，仿真運(yùn)行之后就可以點(diǎn)擊report按鈕。generate function simulation netlist按鈕。在編譯之后就是對(duì)模塊進(jìn)行仿真，在quartusⅡ軟件中點(diǎn)擊processing菜單中的simulator tool。這波形文件的端口都已經(jīng)添加進(jìn)去了。 新建并串轉(zhuǎn)換的波形文件在向量波形文件的Name下方的空白處，雙擊鼠標(biāo)左鍵，彈出Insert Node or Bus，單擊Node Finder按鈕，彈出Node Finder對(duì)話框。Quartus II提供的波形文件為Vector Waveform File，即VWF?？梢栽趒uartusⅡ中直接點(diǎn)擊編譯快捷方式。下一步就是開始編譯，在編譯前要在project navigator 框中點(diǎn)擊p_to_s的右鍵set as toplevel Entity。 新建并串轉(zhuǎn)換VHDL文件新建完VHDL文件以后就開始輸入VHDL代碼，在quartusⅡ中。新建完工程文件后，就建立并串轉(zhuǎn)換模塊。 曼徹斯特編碼器6系統(tǒng)仿真及結(jié)果分析 并串轉(zhuǎn)換器仿真及結(jié)果分析打開QuartusⅡ軟件，新建一個(gè)工程為encode。 在quartusⅡ中生成相應(yīng)的曼徹斯特編碼器模塊。end process。 end if。139。039。 if counter=101000then counter=000000。 counter=counter+39。 in_counter=not in_counter。 else tem_register(0) = bit_temp。139。039。 odd_bit=not odd_bit。 bit_temp=39。then tem_register(0)=39。then if date_in=39。 if in_counter=39。 奇偶校檢的產(chǎn)生 end if。 else tem_register(5)=39。then tem_register(5)=39。 elsif counter=100111 then if odd_bit=39。139。039。139。 數(shù)據(jù)同步字產(chǎn)生