【正文】 。 ?課程難點 ：無。（第五章） ? ：離子晶體或化合物半導體，由于組成晶體的元素偏離正?；瘜W比而形成的缺陷。 ?④ 位錯線若接受電子變成負電中心，對載流子有散射作用。 ?② 位錯線處晶格變形，導致能帶變形。 ? 位錯（ dislocation） ? 1 位錯形成原因 ?（在生產(chǎn)、工藝、制造過程中等）。 ?③ 空位缺陷有利于雜質擴散。 ? 3 點缺陷對半導體性質的影響： ?① 缺陷處晶格畸變，周期性勢場被破壞，致使在禁帶中產(chǎn)生能級。半導體器件生產(chǎn)工藝中，經(jīng)高溫加工（如擴散）后的晶片一般都需要進行退火處理。 ?③ .淬火后可以“凍結”高溫下形成的缺陷。 ? 2 點缺陷（熱缺陷）特點： ?① . 熱缺陷的數(shù)目隨溫度升高而增加； ?② .熱缺陷中以肖特基缺陷為主（即原子空位為主），原因：三種點缺陷中形成肖特基缺陷需要的能量最小。 ?肖特基缺陷：晶體中只有晶格原子空位。 167。 ?基本要求： ?掌握等電子陷阱和等離子雜質的概念。這個電子的電離能△ ED＝ 。 ?例如，氮的共價半徑和電負性分別為 和 ，磷的共價半徑和電負性分別為 ，氮取代磷后能俘獲電子成為負電中心。等電子雜質電負性 (即小原子序數(shù) )大于基質晶體原子的電負性時，取代后，它便能俘獲電子成為負電中心。 ?是否周期表中同族元素均能形成等離子陷阱呢？只有當摻入原子與基質晶體原子在電負性、共價半徑方面有較大差別時，才能形成等離子陷阱。但是由于原子序數(shù)不同，這些原子的共價半徑和電負性有差別，因而它們能俘獲某種載流子而成為帶電中心。這種效應稱為等離子雜質效應。 ?課程難點： 無 ?基本概念 ：等電子陷阱和等離子雜質在某些化合物半導體中，例如磷化鎵中摻入 V族元素氮或鉍，氮或鉍將取代磷并在禁帶中產(chǎn)生能級。實驗還表明，砷化鎵單晶體中硅雜質濃度為時 1018cm3，取代鎵原子的硅施主濃度與取代砷原子的硅受主濃度之比約為 :1。 ?為什么 ? ?這種現(xiàn)象的出現(xiàn)，是因為在硅雜質濃度較高時，硅原子不僅取代三價鎵原子起著施主雜質的作用，而且硅也取代了一部分 V族砷原子而起著受主雜質的作用，因而對于取代 Ⅲ 族原子鎵的硅施主雜質起到補償作用，從而降低了有效施主雜質的濃度，電子濃度趨于飽和。這種雙性行為可作如下解釋：實驗測得硅在砷化鎵中引入一淺施主能級（ Ec－ ） ev，硅應起施主作用，那么當硅雜質電離后，每一個硅原子向導帶提供一個導電電子，導帶中的電子濃度應隨硅雜質濃度的增加而線性增加。 化合物半導體中的雜質能級 ?本節(jié)內容： ? 雜質在砷化鎵中的存在形式 ? 各類雜質在砷化鎵、磷化鎵中的雜質能級。 ?基本要求 ：掌握淺能級雜質和深能級雜質的基本特點和在半導體中起的作用，特別注意金在硅中既有施主能級又有受主能級，它是有效的復合中心。三是能起到復合中心作用，使少數(shù)載流子壽命降低（在第五章詳細討論）。 ?深能級雜質 ：雜質電離能大，施主能級遠離導帶底，受主能級遠離價帶頂。 ? 高度補償 ：若施主雜質濃度與受主雜質濃度相差不大或二者相等，則不能提供電子或空穴，這種情況稱為雜質的高度補償。 ?雜質補償 ：半導體中存在施主雜質和受主雜質時，它們的共同作用會使載流子減少，這種作用稱為雜質補償。 Ec ED Ei EA Ev ?室溫下，摻雜濃度不很高的情況下，淺能級雜質幾乎可以可以全部電離。 ? 淺能級雜質 ：電離能小的雜質稱為淺能級雜質。 ? 受主雜質電離能 ：空穴掙脫受主雜質束縛成為導電空穴所需的能量△ EA=EAEv 。 ? 對于電離能小的施主雜質的施主能級位于禁帶中導帶底以下較小的距離。 ? 施主雜質電離能 ：雜質價電子掙脫雜質原子的束縛成為自由電子所需要的能量 —— 雜質電離能，用△ ED=EcED表示。 ?可見深能級（圖 210）與淺能級（圖 24）的位置相反。 ?見 P41，圖 210. ? 于是金在鍺中一共有 Au+ 、 Au0 、 Au1 、 Au2 、 Au3五種荷電狀態(tài)，相應地存在著 ED EA1 、 EA2 、 EA3四個孤立能級，它們都是深能級。由于電子間的庫侖排斥作用，金從價帶接受第二個電子所需要的電離能比接受第一個電子時的大，接受第三個電子時的電離能又比接受第二個電子時的大，所以， EA3 EA2 EA1 。接受第三個電子后，變?yōu)?Au3 ，相應的受主能級為 EA3 ，其電離能為（ EA3 Ev ）。 ?見 P41，圖 210 ?金原子 Au0接受第一個電子后變?yōu)?Au1，相應的受主能級為 EA1 ，其電離能為（ EA1 Ev ）。見 P41，圖 210. ?電離以后，中性金原子 Au0就成為帶一個電子電荷的正電中心 Au+ 。金比鍺少三個價電子，中性金原子的這一個價電子，可以電離而躍遷入導帶，這一施主能級為 ED，故，電離能為（ Ec ED ）。 ? P40,圖 28,29. ? 深能級雜質和晶體缺陷形成的能級一般作為復合中心。 ?例如：金 Au在硅中電離后產(chǎn)生兩個能級，一個在價帶上面 Au+，它在 P型硅中起主要作用。不能制造器件。 ? (2)NAND,p ≈ NA,p型半導體。 “ 雜質補償 ” 是制造各種半導體器件的基礎。 ? P37,圖 ? 經(jīng)過修正后，施主雜質的電離能和軌道半徑可以表示為： p38,式（ 22)及 ? 受主雜質的電離能可以表示為： P38,式（ 23) 式中， E0=； 為晶體的相對介電常數(shù)。 V族元素在靠近導帶底 Ec的禁帶中引入施主能級 Ed， Ⅲ 族元素在靠近價帶頂 Ev的禁帶中引入受主能級 EA。受主雜質 (3族元素 )電離后成為不可移動的帶負電的受主離子，同時向價帶提供空穴，使半導體成為空穴導電的 p型半導體。根據(jù)摻入雜質的分布位置可以分為替位式雜質和間隙式雜質。 167。 ?（純凈半導體中， Ef的位置和載流子的濃度n0,p0只是由材料本身的本征性質決定的） ?實際材料中 : ? 總是有雜質、缺陷，使周期場破壞，在雜質或缺陷周圍引起局部性的量子態(tài) —— 對應的能級常常處在禁帶中，對半導體的性質起著決定性的影響。由本征激發(fā)提供載流子。 ? 晶體中無雜質，無缺陷。 E 0 k Eg 直接帶隙 間接帶隙 )6si n432si n2()1.().3().2().1(:,),6c o s812c o s87()(:.1202202kakaamhdkdEkakakaamhkE??????????解效質量能帶底和頂部電子的有時的速度電子的波矢能帶的寬度求為晶格常數(shù)帶為已知一維晶體的電子能例21220222232023202)12112c o s0(1212si n,0)2()2c o s212c o s2si n18()1()2si n412si n3()]2si n42si n3(432si n2[（處）極值不在此題得極值處，能量又???????????????kaKEkadkdEEkakakamhdkEdkakaamhkakakaamh??????????????.m a xm i n,)(,01211,12112c o s.)(01211:)2(,12112c o s02220222EEkEmhdkEdkakEmhdkEdka和代入原方程可求為極大值則時當為極小值得代入時當?????????????Emax Emin ]1211811)1211(2187[|)2c o s212c o s81187()]2c o s32c o s4(812c o s87[)6c o s812c o s87()(320212112co sm i n32023202202??????????????? amhEkakaamhkakakaamhkakaamhkEka?????????)2si n412si n3(1)().2(])1211(12118112[m i nm a x])1211(21121181187[|3203202320212112co sm axkakaamhdkdEhkvamhEEEamhEka?????????????????故能帶寬度△ E 01 0 1211)12112c o s(])(1[)(01 0 1211)12112c o s(])(1