【正文】 花費極小，每個用戶低至10美元。仿真器在transim公司的六個服務(wù)器中的大農(nóng)場中運行，其中六個服務(wù)器由sun microsystems公司提供。 transim公司和供應(yīng)商合作建立部件模型，這樣設(shè)計者門可以注冊供應(yīng)商的網(wǎng)站選擇他們電源供應(yīng)所需的零部件，進入組建或測試環(huán)境，在線運行仿真器。websim允許設(shè)計者使用仿真器在網(wǎng)絡(luò)上模擬設(shè)計。該公司的產(chǎn)品websim是一個網(wǎng)絡(luò)瀏覽器和仿真器的接口程序。 基于網(wǎng)絡(luò)的電子設(shè)計的其他方面從事起來要比設(shè)計和信息管理方面進展緩慢。ott進一步闡述說”我們還有一個免費的網(wǎng)絡(luò)定位服務(wù)器，在此人們運用netmeeting和一個網(wǎng)絡(luò)板可以提出問題并找到解決答案。，旨在展示這項技術(shù)的用途。該公司計劃在今年第一季度上市一個產(chǎn)品。quickdata服務(wù)器是為查找電子部件信息的參數(shù)查詢引擎，而quickdata轉(zhuǎn)換器則是將包含在PDF數(shù)據(jù)表中的信息轉(zhuǎn)換成可用的格式。這樣就使得基于網(wǎng)絡(luò)的文件比傳統(tǒng)的HTML有更多的功能。但是為了創(chuàng)造圖表式的符號和覆蓋區(qū)為覆蓋電路板，PDF文件中的信息必須頻繁重新輸入，這是一項耗資巨大且非常浪費時間的過程，而且時間對于市場來說非常重要。他說“簡而言之，人們過去用幾周的時間去得到數(shù)據(jù)單表。 ，從提供者的網(wǎng)址上我們可以看到關(guān)于集成電路，芯片和電路板的信息。該公司是一個虛擬企業(yè)，總部設(shè)在馬薩諸塞州的萬寶路。網(wǎng)絡(luò)上的電子設(shè)計自動化 當已經(jīng)成立的電子設(shè)計自動化公司正在努力解決如何在生產(chǎn)線中利用網(wǎng)絡(luò)這個問題時，一些更小更靈敏的公司和一些剛剛起步的公司則致力于創(chuàng)新產(chǎn)品和服務(wù)上，主要在設(shè)計管理領(lǐng)域創(chuàng)新?；旧险f，這種方法首先確定時序，然后調(diào)整信元大小以滿足時間的需要。對于位于加州cupertino的正在開發(fā)Blast Fusion結(jié)構(gòu)設(shè)計系統(tǒng)的Magma設(shè)計自動化公司來說，時序收斂是重中之重。（多數(shù)放置和運行工具按順序分析每一種系統(tǒng)規(guī)定參數(shù)的流程圖。第一個包含這項技術(shù)的產(chǎn)品是去年四月生產(chǎn)的Dolphin。由加州Sunnyvale的monterey設(shè)計系統(tǒng)公司提出的方案稱為全球設(shè)計技術(shù)。由于在一起更為緊密，必須控制連接體之間的串擾。首先，連接體的電容，電阻和感應(yīng)系數(shù)不能被忽視。當門被放置到芯片上時，連接體在它們之間運行。EXPCV則意在用戶定制設(shè)計和存儲塊?！眎nnologic公司已經(jīng)發(fā)行了兩個版本的象征性模擬。這樣從一個32位降至16位的乘數(shù)。“例如一個模擬檢驗器將不停的旋轉(zhuǎn)運行但從不產(chǎn)生一個結(jié)果。象征性模擬能完全檢驗的電路，僅使用正規(guī)檢驗的話對其復(fù)雜性有限制。為了說明和完全檢驗一個四位微機芯片的加法器，需要256個二元向量，運行256個模擬周期。這是一個verilog模擬裝置除了沒有通過邏輯發(fā)送1和0，這種工具傳送符號或帶有二進制數(shù)值的符號?！? 為了補救，innologic公司開發(fā)了一種象征性的模擬工具。加州圣荷西innologic系統(tǒng)公司操作部經(jīng)理simon napper說“并非大多數(shù)工程師能夠使用它。因此最近電子設(shè)計自動化公司已經(jīng)運用模型檢驗法去驗證設(shè)計是否正確。模擬是在一種設(shè)計和檢驗的軟件模型上應(yīng)用向量，查看輸出是否有正確的值。我們運用我們合成的算法，使分開的功能相互融合并且將時間分析貫穿于其中。此時做時間分析。第一是分開或打破ASIC寄存器傳送級編碼，使之成為不同的現(xiàn)場可編程門陣列?！比欢?，它卻真的是系統(tǒng)的藍本，高速運行可能使目標更真實。 Gallagher解釋說“公司的產(chǎn)品被稱為certify，它并非以與可重構(gòu)的仿真系統(tǒng)競爭為最初目的。將九個這樣的芯片以33陣列放置在板上。這些現(xiàn)場可編程門陣列以100兆赫運行，擁有超過一百萬門。據(jù)Gallagher說仿真系統(tǒng)之所以運行緩慢是由于要使設(shè)計按部就班的運行需要通過許多現(xiàn)場可編程門陣列和許多板。加利福尼亞州Sunnyvale的市場部經(jīng)理John Gallagher說“每秒鐘大約運行一百萬圈，設(shè)計者們不能從他們的仿真系統(tǒng)中有足夠的操作去檢驗或理解一些東西，這些東西將靠新一代視頻技術(shù)或?qū)掝l帶的通信技術(shù)運行。然而走勢很緩慢。據(jù)推測，如果這個陣列按計劃工作，則最終芯片也將工作。每一種可使用的工具都有其缺點和優(yōu)勢。最不利的結(jié)果將是像verilog和VHDL之間那樣的僵局，兩者都很盛行，導(dǎo)致電子設(shè)計自動化的商販們支持兩種技術(shù)而浪費雙重的精力。但據(jù)KUNEL說，system C的合成工具將在用戶群體中得出一個語言上被廣泛接受的自然結(jié)果。然而，問題依然存在。例如，位向量0和1的字符串，和所有的在其上將實行的操作。 通過確定新的C++類庫和模擬型芯，system C的開發(fā)者已解決了上述問題，使得C++擁有了所有的所需的描述硬件的功能。kunkel告訴IEEE spectrum說大部分軟件開發(fā)者用C++且系統(tǒng)開發(fā)者已經(jīng)運用C++在行為級上描述他們的系統(tǒng)。它將是一種標準語言使半導(dǎo)體供應(yīng)商，IP供應(yīng)商和系統(tǒng)房屋可交換系統(tǒng)級IP和可執(zhí)行規(guī)格，并且電子設(shè)計自動化工業(yè)能夠發(fā)明一種編寫互用性的工具。他們也希望他們的平臺能成為實際的標準。許多像synopsys公司，coware公司，lucent技術(shù)公司和德州器具公司等大型權(quán)威的公司已經(jīng)在開放性system C下聯(lián)結(jié)在一起，開始創(chuàng)立他們下一代設(shè)計平臺的版本。沖向終點的比賽并不是每一個人都相信我們需要新的語言。其中magma 設(shè)計自動化公司，sente公司和viewlogic公司將發(fā)展建立的superlog上的工具。公司已經(jīng)開始和不同標準的組織合作工作達到其推廣的目的。為了處理已經(jīng)存在的硬件描述或編程語言的遺留問題，superlog允許verilog語言和C語言模塊輸入并允許其直接使用。從C和Java方面superlog又集成了動態(tài)處理器和其他軟件編制?！边@時用比特和VHDL語言與Java語言將其連接起來。沒有一種現(xiàn)存的方法滿足這些需求，于是davidmann和flake決定發(fā)明一種新的協(xié)同設(shè)計語言，并命名為superlog。第二應(yīng)該使設(shè)計更為高效。davidmann說一種設(shè)計語言必須滿足三個需求。在成立這個蒸蒸日上的企業(yè)前，合作者，現(xiàn)經(jīng)營主任simon davidmann和peter flake已經(jīng)得出了為滿足片上系統(tǒng)發(fā)展現(xiàn)有語言的實用性。 從工業(yè)角度上看我們相信是時候推出一種新的設(shè)計語言處理硬件和軟件的問題，使系統(tǒng)從最初的設(shè)計規(guī)格直達最后的檢驗。而另外一部分功能將在軟件被描述在編程語言C或C++中結(jié)束。通常，芯片的功能被寫在紙上后，硬件部件就交給了集成電路設(shè)計者，軟件部件就給了程序設(shè)計者，在以后的某個閘門在合起來組在一起。您說superlog？芯片系統(tǒng)由電路和軟件組成運行。 由于已長期研究電子設(shè)計自動化，對于這方面的關(guān)注經(jīng)常受到一些新建的公司抨擊。另外，不僅僅是閘門數(shù)量問題，集成芯片的頻率也在加大。首先就是缺乏一些東西即設(shè)計的硬件部件與軟件部件之間缺少統(tǒng)一的語言。s ranch of six strivers from Sun Microsystems. The pany has teamed up with National Semiconductor Corp, Santa Clara, Calif., to provide this service for National39。 Web sites. The issue, according to Michael Bitzko, president of the pany, is that designers of products based on there ponents need to be able to obtain information about them quickly and route it to their engineering, manufacturing, and procurement departments as quickly as possible. In a nutshell,” said Bitzko, people used to take weeks to get data sheets. Then along cane the Web and PDFformatted documents. But in order to create, ray, schematic symbols and footprints fur printed circuit boards, information from PDF documents must often be reentereda costly and timeconsuming process when time to infarct is a concern. 39。for。XV verifies designs written in Virology. EXPCV is meant for custom designs and memory blocks. THE TIME IS RIGHT Though the design of ICs with semiconductor geometries below pm face challenges throughout development, some of the biggest hurdles occur during physical design, when the gates are placed on the chip and the interconnects are routed between them Problems occur here for a number of reasons. First, the capacitance, resistance, and inductance of the interconnects cannot be ignored, as they were in older, larger technologies. Crosstalk between interconnects。We have taka our synthesis algorithms, between the partitioning capabilities, and laid the timing analysis across that.