【正文】 還可以通過選擇 Compiler Tool(Tools 菜單 ),在Compiler Tool 窗口中運行 。 Synthesis)、適配器 (Fitter)、裝配器 (Assembler)、時序分析器 (Timing Analyzer)、設(shè)計輔助模塊 (Design Assistant)、 EDA 網(wǎng)表文件生成器 (EDA Nettles Writer)、編 輯數(shù)據(jù)接口 (Compiler Database Interface)等。 Quartus II 包括模塊化的編譯器。同樣 ,Quartus II 具備仿真功能 ,同時也支持 第三方的仿真工具 ,如 ModelSim。 Quartus II 設(shè)計工具完全支持VHDL、 Verilog 的設(shè)計流程 ,其內(nèi)部嵌有 VHDL、 Verilog 邏輯綜合器。在 Quartus II 上可以完成設(shè)計輸入、綜合、布線布局 (適配 )、仿真、下載和硬件測試這個流程 ,它提供了一種魚結(jié)構(gòu)無關(guān)的設(shè)計環(huán)境 ,使設(shè)計者能方便地進(jìn)行設(shè)計輸入、快速處理和器件編程。 圖 CD4511 工作真值表 第 五 章 硬件調(diào)試 Quartus II 的簡介 Quartus II 是 Altera 公司提供的 FPGA/CPLD 開發(fā)集成環(huán)境 ,Altera 公司是世界上最大的可編程邏輯器件供應(yīng)商只有。 a、 b、 c、 d、 e、 f、 g:為譯碼輸出端 ,輸出為高電平 1 有效 [6]。 LE1 時譯碼器是鎖定保持狀態(tài) ,譯碼器輸出被保持在 LE0 時的數(shù)值。它主要用來檢測數(shù)碼管是否損壞。 其功能介紹如下 : BI:4 腳是消隱輸入控制端 ,當(dāng) BI0 時 ,不管其它輸入 端狀態(tài)如何 ,七段數(shù)碼管均處于熄滅 (消隱 )狀態(tài) ,不顯示數(shù)字。 CD4511 的簡介 在本次設(shè)計中 ,我采用 CD4511 作為數(shù)碼管的譯碼芯片。外設(shè)模式可以將 FPGA 作為微處理器的外設(shè) ,由微處理器對其編程。主從模式可以支持一片 PROM編程多片 FPGA。因此 ,FPGA 的使用非常靈活。當(dāng)需要修改 FPGA 功能時 ,只需換一片 EPROM 即可。掉電后 ,FPGA 恢復(fù)成白片 ,內(nèi)部邏輯關(guān)系消失 ,因此 ,FPGA 能夠反復(fù)使用。用戶可以根據(jù)不同的配置模式 ,采用不同的編程方式。目前 FPGA的品種很多 ,有 XILINX 的 XC 系列、 TI 公司的 TPC 系列、 ALTERA 公司的 CYCLONE系列等。 5FPGA 采用高速 CHMOS 工藝 ,功耗低 ,可以與 CMOS、 TTL 電平兼容。 (3) FPGA 內(nèi)部有豐富的觸發(fā)器和 I/O 引腳。 FPGA 的基本特點主要有 : (1) 采用 FPGA 設(shè)計 ASIC 電路 ,用戶不需要投片生產(chǎn) ,就能得到合用的芯片。它是作為專用集成電路 (ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的 ,既解決了定制電路的不足 ,又克服了原有可編程器件門電路數(shù)有限的缺點。 顯示譯碼 電路 :將用于顯示 BCD 碼數(shù)據(jù)進(jìn)行譯碼 ,計時電路的結(jié)果的 8 位BCD 碼輸出端 Q 經(jīng)外部的譯碼電路后用于選擇對應(yīng)計時結(jié)果顯示數(shù)碼管的公共端。若該數(shù)碼管的為共陰極數(shù)碼管 ,則該位為 1 時 ,表示此數(shù)碼管發(fā)光 ,如為 0,表示此數(shù)碼管不發(fā)光 ,對 7 個數(shù)碼管進(jìn)行編號。輸出信號為‘ 0’時表示它所控制的可發(fā)光二極管為熄滅狀態(tài)。同時它有七個輸出信號 ,分別用 A、 B、 C、 D、 E、 F、 G 來表示 ,決定可發(fā)光二極管的狀態(tài)。 七段字符顯示器的基本原理是將所要顯示的數(shù)字翻譯成構(gòu)成該電路中可發(fā)光二極管的驅(qū)動信號 ,因此也可以將其視為一種譯碼電路。 10 進(jìn)制模塊的仿真波形圖如圖 所示 : 譯碼顯示電路模塊 在數(shù)字電路系統(tǒng)中 ,人們常常需要將數(shù)字電路中表示數(shù)字、文字、符號的二進(jìn)制代碼翻譯成人們習(xí)慣的形式 ,并且使其直觀地顯示出來以便直接讀數(shù)。當(dāng) CQ[3? 0]為 5 時 ,CARRY_OUT 產(chǎn)生一個進(jìn)位。計數(shù)器的數(shù)字通過 CQ[3? 0]輸入CD4511 去驅(qū)動數(shù)碼管顯示出來 ,當(dāng)計數(shù)器大于 5 時 ,CARRY_OUT 產(chǎn)生一個進(jìn)位。 當(dāng) CLR 為高電平時 ,說明清零按鍵被按下 ,計數(shù)器清零。 CQ [3? 0]:數(shù)碼管驅(qū)動 4 輸入端。 CLR:清零信號輸入端。 在本次設(shè)計中 ,采用異步計數(shù)器的方法 ,用硬件描述語言描述一個異步計數(shù)器 ,將低 /高位計數(shù)器的輸出作為高 /低位計數(shù)器的時鐘信號 ,在本設(shè)計中要用到 10 進(jìn)制跟 6 進(jìn)制組合形成兩個 100 進(jìn)制計數(shù)器 ,兩個 60進(jìn)制計數(shù)器。計數(shù)器的原理是將幾個觸發(fā)器按照一定的順序連接起來 ,然后根據(jù)觸發(fā)器的狀態(tài)按照一定的規(guī)律隨時鐘的變化來記憶時鐘的個數(shù)。 計數(shù)電路模塊 在數(shù)字秒表系統(tǒng)中要用到各種計數(shù)器。 QOUT:去抖后按鍵穩(wěn)定輸出端。其軟件設(shè)計的流程圖如圖 所示 : 圖 去抖模塊流程圖 去抖模塊的外部端口如圖 所示 : 圖 去抖模塊外部端口圖 各端口的作用如下 : CLK:時鐘輸入端。 通常在按鍵較少時可用硬件方法消除抖動 ,一般采用 RS 觸發(fā)器作為常用的消抖電路 ,如果按鍵較多時 ,常用軟件消除抖動。按鍵抖動會引起被誤讀多次。抖動時間的長短由按鍵的機(jī)械特性決定 ,一般為 510ms 。因為設(shè)計采用的是機(jī)械式的按鍵 ,由于存在機(jī)械觸動的彈性作用 ,一個按鍵開關(guān)在閉合時不會馬上穩(wěn)定地接通 ,在斷開時也不會馬上斷開。其仿真波形如圖 所示 : 圖 分頻電路模塊波形仿真圖 由圖 ,我們可以知道 :當(dāng) CLK經(jīng)過 10個周期后 ,NEWCLK產(chǎn)生一個有效的正跳變 ,形成一個進(jìn)位。 NEWCLK:分頻后的時鐘輸出端。 本設(shè)計需要一個計時范圍為 秒 12 小時的 秒表 ,首先需要獲得一個比較精確的計時基準(zhǔn)信號 ,這里時周期為 1/100 s的計時脈沖 ,所以采用一個標(biāo)準(zhǔn)時鐘信號源 1KHZ 經(jīng)分頻后獲得一個精確的 100HZ 的脈沖。所謂分頻電路 ,就是將一個給定的頻率較高的數(shù)字輸入信號經(jīng)過適當(dāng)處理后 ,產(chǎn)生一個或數(shù)個頻率較低的數(shù)字輸出信號。 圖 數(shù)字秒表原理框圖 圖 數(shù)字秒表的頂層 RTL 電 路圖 FPGA 內(nèi)部各單元模塊設(shè)計與仿真 分頻電路模塊的設(shè)計 在基于 EDA 技術(shù)的數(shù)字電路系統(tǒng)設(shè)計中 ,分頻電路應(yīng)用十分廣泛。 本系統(tǒng)設(shè)計采用自頂向下的設(shè)計方案 ,根據(jù)數(shù)字秒表的系統(tǒng)原理框圖如圖 ,設(shè)計系統(tǒng)的頂層 RTL 電路圖如圖 所示。 系統(tǒng)的總體設(shè)計 數(shù)字秒表的頂層電路圖及時序分析采用硬件描述語言設(shè)計一個復(fù)雜電路系統(tǒng) ,其中包括時鐘分頻模塊、按鍵去抖模塊、計數(shù)模塊、顯示模塊四個主要部分 ,運用自頂向下的設(shè)計思想 ,將系統(tǒng)按功 能逐層分割的層次化設(shè)計方法。本章詳細(xì)介紹了數(shù)字秒表系統(tǒng)的各個模塊的設(shè)計 ,并對各個模塊的每一個部分進(jìn)行了分析 ,在后半部分還對系統(tǒng)模型進(jìn)行了訪真與程序調(diào)試。 第三章 軟件設(shè)計與仿 真 整個系統(tǒng)軟件設(shè)計是采用自頂向下分析 ,自底向上設(shè)計。 FPGA 是 ASIC 電路中設(shè)計周期最短、開發(fā)費用最低、風(fēng)險最小的器件之一。它是作為專用集成電路 (ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的 ,既解決了定制電路的不足 ,又克服了原有可編程器件門電路數(shù)有限的缺點。而利用單片機(jī)作為控制系統(tǒng)的核心元器件 ,其最大的優(yōu)勢是電路簡單 ,價格便宜 ,實驗所需儀器少。 二 .秒表的面板包括 : 顯示屏 :由 8 個 7 段數(shù)碼管組成 ,用于顯示當(dāng)前時間 QT(啟 /停鍵 ):用于開始 /結(jié)束計時操作 . CLR(復(fù)位鍵 ):用于秒表計時系統(tǒng)的復(fù)位操作 CD4511:用于數(shù)碼管譯碼。 3 要求計時精確度大于 秒。 2 要求設(shè)置啟 /停開關(guān)。當(dāng)按下復(fù)位開關(guān)時 ,秒表清零并做好計時準(zhǔn)備。使用按鍵開關(guān)可實現(xiàn)開始 /結(jié)束計時操作 ,及復(fù)位清零操作和計時長度模式選擇。經(jīng)譯碼器譯碼后 ,分位輸出給八個 7 段 LED 數(shù)碼管顯示。用 C 語言編寫的數(shù)字秒表電路 ,采用分支結(jié)構(gòu)編寫 ,利用跳轉(zhuǎn)指令與大量的中斷指令 ,當(dāng)按鍵掃描沒有按鍵按下是 ,程序正常計數(shù) ,當(dāng)檢測到有按鍵按下是 ,程序運轉(zhuǎn)到相應(yīng)的中斷程序進(jìn)行響應(yīng)處理 ,從而實現(xiàn)了分支程序的處理。 方案二 :基于單片機(jī)的數(shù)字秒表的設(shè)計 本方案采用 AT89C52 單片機(jī) ,單片機(jī)的 P1 口杰數(shù)碼管顯示電路 ,P0 口杰鍵控數(shù)碼管的顯示 , 口接入整點報時電路 ,RESET 接入復(fù)位和晶振電路。時間計算器由 74LS163 組成 ,譯碼驅(qū)動電路將計算器數(shù)錢的 8421BCD 碼轉(zhuǎn)換成數(shù)碼管需要的邏輯狀態(tài) ,并且為保證數(shù)碼管正常工作提供足夠的工作電流。分頻器實際上也就是計算器。 設(shè)計思想 方案一 :采用 74LS163 和 CD4046 設(shè)計秒表 晶體振蕩器電路給數(shù)字秒表提供一個頻率穩(wěn)定準(zhǔn)確的方波信號 ,可保證數(shù)字秒表的走時準(zhǔn)確及穩(wěn)定。當(dāng)然每一種方案都有其各自的優(yōu)點。 第 二 章