eda課程設(shè)計(jì)萬(wàn)年歷電子鐘的設(shè)計(jì)(參考版)
2025-07-02 07:27本頁(yè)面
【正文】 當(dāng)自己有不懂問(wèn)朱老師時(shí)，朱老師很熱情的分析給我聽(tīng)，這樣有利于我的理解，總之很感謝朱老師。 謝 辭 在這里我要感謝我的老師朱路，朱老師上課的思路很清晰，很有調(diào)理。每個(gè)學(xué)生對(duì)老師課堂上講的內(nèi)容的接收都是不一樣的，通過(guò)向老師請(qǐng)教，同學(xué)討論，最后才得以解決問(wèn)題，實(shí)訓(xùn)才能得以成功。后來(lái)，又重新分析原理，重復(fù)操作，遇到困難馬上向老師提問(wèn)，及時(shí)解決問(wèn)題，這樣的效果很明顯。從開(kāi)始分析點(diǎn)鐘原理，在定義底層文件名稱，編寫底層文件程序，然后鏈接各個(gè)模塊，到最終完成測(cè)試，并運(yùn)行成功，這些加強(qiáng)了我們的分析問(wèn)題的能力，提高了我們編程的能力，同時(shí)還培養(yǎng)了我們獨(dú)立完成任務(wù)和查閱資料刪選資料的能力，雖然完成的軟件在實(shí)際運(yùn)用中還有很多不足，比如軟件運(yùn)行的環(huán)境有限，程序的效率不高，在老師的要求上也不能全部到達(dá)預(yù)期的最好效果，等等一些問(wèn)題，這都需要我們以后更深層次的加以修改，使其更加簡(jiǎn)單更加方便更加通俗易懂。 圖6 時(shí)間和日期連接圖 圖7 時(shí)間和日期仿真圖 第四章 小結(jié) 通過(guò)這次課設(shè)實(shí)訓(xùn)，在硬件方面，使我們對(duì)EDA試驗(yàn)箱有了很多的了解，彌補(bǔ)了我們的知識(shí)的缺陷，同時(shí)對(duì)EDA試驗(yàn)箱內(nèi)部的工作原理，以及EDA試驗(yàn)箱各個(gè)實(shí)驗(yàn)?zāi)Ｊ降墓δ芎茏饔糜辛艘欢ǖ牧私?，學(xué)習(xí)了硬件引腳綁定過(guò)程，以及綁定的一些基本常識(shí)，并動(dòng)手完成了綁定，這樣不僅拓寬我們的知識(shí)面，增強(qiáng)動(dòng)手能力和實(shí)踐能力，同時(shí)還培養(yǎng)我們的分析和解決實(shí)際問(wèn)題的能力。其電子鐘的模塊也就弄好了，其他控制的模塊只要在這上面加就可以了。時(shí)間和日期兩個(gè)模塊生成封裝。else qn[15:12]=qn[15:12]+1。end endalways(posedge (clkn3) or negedge clrn)Begin if(~clrn) qn[15:12]=2。if(qn[11:8]==9) clkn3=0。else beginif(qn[11:8]==9) qn[11:8]=0。else clkn2=1。else qn[7:4]=qn[7:4]+1。endendalways(posedge (clkn1) or negedge clrn)Beginif(~clrn) qn[7:4]=0。if(qn[3:0]==9) clkn1=0。else begin if(qn[3:0]==9) qn[3:0]=0。h30。h31。39。h11:date=39。h31。39。h09:date=39。h31。39。h07:date=39。h31。39。h05:date=39。h30。39。h03:date=39。h28。h29。h02: if(((qn%4==0)amp。h31。Endendalways//每月的天數(shù) Begin case(qy)39。h12)clkn=1。qy[7:4]=qr[7:4]+1。if(qy[3:0]==39。h12)qy=1。endendendalways (posedge (clky^jy) or negedge clrn )//月計(jì)數(shù)begin if(~clrn) qy=1。qr[3:0]=qr[3:0]+1。clky=0。qr[3:0]date[3:0])Begin qr[7:4]=qr[7:4]。end else if(qr[7:4]date[7:4]amp。endelse if(qr[3:0]==9)begin qr[7:4]=qr[7:4]+1。qr[3:0]=qr[3:0]。amp。clky=1。endalways(posedge (clk^jr) or negedge clrn)//日計(jì)數(shù)begin if(~clrn) qr=1。qy=1。endinitial begin qn=39。clkn2=1。reg clkn1,clkn2,clkn3。reg clkn,clky。reg [15:0] qn。output [15:0] qn。 endmodule 圖5 時(shí)仿真圖 該模塊實(shí)現(xiàn)的是日期的自動(dòng)工作功能，//年月日module nyr2009(clrn,clk,jn,jy,jr,qn,qy,qr)。endqs={qsh,qsl}。qsl=qsl+1。carry1=0。end else if(qsl==9)begin qsh=qsh+1。qsl=qsl+1。amp。carry1=1。(qsl==7)) begin {qsh,qsl}=839。 end else if((qsh==1)amp。h00。reg carry1。reg[3:0] qsl。output cout。input clrn,clk。endassign enhour=carry1|jh。carry1=0。endelse begin qfh=qfh。qfl=0。amp。carry1=0。(qfl9)) begin qfh=qfh。endelse if((qfh5)amp。h00。amp。carry1=0。always (posedge clk or negedge clrn)beginif(~clrn) begin{qfh,qfl}=839。reg[7:4] qfh。reg[7:0] qf。output[7:0] qf。Endmodule
電大資料相關(guān)推薦
鄂ICP備17016276號(hào)-1