freepeople性欧美熟妇, 色戒完整版无删减158分钟hd, 无码精品国产vα在线观看DVD, 丰满少妇伦精品无码专区在线观看,艾栗栗与纹身男宾馆3p50分钟,国产AV片在线观看,黑人与美女高潮,18岁女RAPPERDISSSUBS,国产手机在机看影片

正文內容

eda課程設計萬年歷電子鐘的設計(更新版)

2025-08-07 07:27上一頁面

下一頁面
  

【正文】 限,程序的效率不高,在老師的要求上也不能全部到達預期的最好效果,等等一些問題,這都需要我們以后更深層次的加以修改,使其更加簡單更加方便更加通俗易懂。當自己有不懂問朱老師時,朱老師很熱情的分析給我聽,這樣有利于我的理解,總之很感謝朱老師。后來,又重新分析原理,重復操作,遇到困難馬上向老師提問,及時解決問題,這樣的效果很明顯。時間和日期兩個模塊生成封裝。else beginif(qn[11:8]==9) qn[11:8]=0。if(qn[3:0]==9) clkn1=0。39。h09:date=39。h31。39。h02: if(((qn%4==0)amp。qy[7:4]=qr[7:4]+1。qr[3:0]=qr[3:0]+1。endelse if(qr[3:0]==9)begin qr[7:4]=qr[7:4]+1。endalways(posedge (clk^jr) or negedge clrn)//日計數begin if(~clrn) qr=1。reg clkn1,clkn2,clkn3。 endmodule 圖5 時仿真圖 該模塊實現的是日期的自動工作功能,//年月日module nyr2009(clrn,clk,jn,jy,jr,qn,qy,qr)。end else if(qsl==9)begin qsh=qsh+1。(qsl==7)) begin {qsh,qsl}=839。reg[3:0] qsl。carry1=0。carry1=0。amp。reg[7:0] qf。qml=qml+1。end else if((qmh5)amp。amp。output[7:0] qm?!懊搿薄胺帧庇嫈灯鳛榱M制,小時為二十四進制。 第二章 電子鐘設計原理 組成模塊此電子鐘系統(tǒng)主要由一下幾個模塊組成:1. 控制模塊 :該模塊實現對各個功能模塊的整體控制,對時間顯示與調整、日期顯示與調整,由使用者決定是顯示日期還是時間,當使用者不參與控制時,時間和日期每隔一段時間會自動輪流顯示。Matas預計這種高速增長局面以后很難出現,但可編程邏輯器件依然是集成電路中最具活力和前途的產業(yè)。 因此,我們此次設計與制做電子萬年歷就是為了了解數字鐘的原理,從而學會制作數字鐘。例如:在其上加鬧鐘,同時顯示陰陽歷等。至于程序編寫,使用Verilog語言,根據各個模塊的不同功能和它們之間的控制關系進行編寫。摘要 課程設計(論文)任務書 信息工程學院  學  院 通信工程  專  業(yè)   班    一、課程設計(論文)題目 電子鐘設計     二、課程設計(論文)工作自2012年1月 3 日起至 2012 年 1月 6 日止。各個模塊完成不同的任務,合在一起就構成了電子鐘。且能夠添加各種不同的功能要求。電子萬年歷從原理上講是一種典型的數字電路,其中包括了組合邏輯電路和時序電路。據IC Insights的數據顯示,PLD市場從1999年的29億美元增長到去年的56億美元,幾乎翻了一番。 FPGA被應用于范圍廣泛的應用中,從數據處理和存儲,以及到儀器儀表、電信和數字信號處理等。計數器秒脈沖信號經過6級計數器,分別得到“秒”個位、十位、“分”個位、十位以及“時”個位、十位的計時。input clrn,clk,jf。end else if((qmh==5)amp。carry1=0。(qml9)) begin qmh=qmh。output enhour。endelse if((qfh==5)amp。qfl=qfl+1。qfl=qfl+1。reg[7:0] qs。amp。carry1=0。 end assign cout=carry1。reg[7:0] date。qr=1。clky=1。endelse begin qr[7:4]=qr[7:4]。ha)Begin qy[3:0]=0。39。h31。h06:date=39。39。h30。else qn[3:0]=qn[3:0]+1。endendalways(posedge (clkn2) or negedge clrn)beginif(~clrn) qn[11:8]=0。endendendmodule 圖5 年月日仿真圖 將時間和日期兩個模塊連接起來之后,便可得到大體的框架圖了。電子日歷一路編來可謂是坎坎坷坷,但大家都沒有放棄,積極主動的找老師、找同學幫忙解決難題。參考文獻[1] 潘松,科學出版社,2002[2] 侯伯亨,顧新. VHDL硬件描述語言修訂版,西安技大學出版社,2004.[3] 趙曙光,郭萬有. 可編程邏輯器件原理,西安電子科技大學出版社,2000.[4] 徐志軍,徐光輝. CPLD/FPGA的開發(fā)與應用,電子工業(yè)出版社,2002.[5] 夏宇聞. Verilog HDL數字系統(tǒng)設計教程,北京航空航天大學出版社,2003.[6] 黃智偉. FPGA系統(tǒng)設計與實踐,電子工業(yè)出版社,2003.[7] HDL,電子工業(yè)出版社,2002 附錄附錄一 時間實拍圖
點擊復制文檔內容
電大資料相關推薦
文庫吧 www.dybbs8.com
備案圖鄂ICP備17016276號-1