【正文】 被忽略。在R4兩端跨接一個電容來增加對高頻的衰減。 滯后濾波器對于來自鑒相器的高頻波紋不能提供很大的衰減。因而環(huán)路可以有寬的鎖定范圍（由確定）和窄的帶寬。 圖3 滯后環(huán)路濾波器在圖3中，環(huán)路濾波器用一個滯后網(wǎng)絡(luò)代替。具體步驟是，在產(chǎn)生輸入信號的函數(shù)信號發(fā)生器上，用方波調(diào)制其頻率。 環(huán)路的相位裕度可以從環(huán)路階躍響應(yīng)的測量中導(dǎo)出。 將你的設(shè)計寫成文檔，內(nèi)容包括框圖以及環(huán)路傳遞函數(shù)的幅度、相位波特圖?？紤]下面指標(biāo)： 。當(dāng)環(huán)路鎖定時，鑒相器輸出電壓平均值為。 使用無源環(huán)路濾波器的簡單二階PLL如圖2所示。在圖2和圖4中，結(jié)果是對于正的和負(fù)的都有相等的值。為了得到可用的輸出，我們可以修改輸出端來產(chǎn)生一個固定的值。這使得環(huán)路的計算非常困難。 圖1 相位比較器II的輸出 圖中當(dāng)向上驅(qū)動器接通時，相位比較器輸出為，當(dāng)向下驅(qū)動器接通時，當(dāng)相位比較器處在開路狀態(tài)時， 。 因此的值將依賴于給定的濾波器。當(dāng)向上或向下驅(qū)動之一接通時，輸出端表現(xiàn)為電壓源。與存在兩倍基頻拍頻的情況不同，這里沒有任何拍頻。 相位比較器 首先來看一下4046的相位比較器II的輸出。通常用一個簡單RC濾波器就可以滿足要求，這種設(shè)計能避免有源濾波器設(shè)計中固有的電平移動和輸出限制的惱人問題。2 無源環(huán)路濾波器無源環(huán)路濾波器位于鑒相器輸出與VCO輸入之間。對于R1, R2 和C的各種參數(shù)取值進(jìn)行測量，確定對于R1 ,R2 和C 是怎樣的近似關(guān)系。測量出，即，畫出輸出頻率關(guān)于輸入電壓的曲線。1 VCO工作原理 閱讀數(shù)據(jù)手冊中的電路描述。CMOS輸出也沒有能力驅(qū)動電容負(fù)載。在關(guān)掉4046供電電源之前先關(guān)閉信號發(fā)生器，或者從信號輸入端給整個電路供電。3. 小心操作4046芯片，CMOS集成電路很容易損壞。2. 在實驗第一部分得到的數(shù)據(jù)要用來完成實驗的其它任務(wù)。對 某樣?xùn)|西還沒有充分分析之前，不要去嘗試制作它。4046具有高輸入阻抗和低輸出阻抗，容易選擇外圍元件。另外還有一個齊納二極管參考電壓源用在供電調(diào)節(jié)中，在解調(diào)器輸出中有一個緩沖電路。 Guide. San Diego,199314 Soyuer. Fully monolithic CMOS frequency synthesizer IEEE Symposium on VLSI Circuits, NJ,USA,199415 Digital Freueney ,1971,A U19(1)附錄3中英文翻譯本實驗要使用CMOS4046集成電路研究鎖相環(huán)（PLL）的工作原理。因此，如何抑制雜散仍然是高速DDS技術(shù)魚特解決的問題。利用GaAs技術(shù)的高速DDS芯片只能達(dá)到40~50dBc。隨著GaAs器件的發(fā)展，輸出帶寬的限制正在逐步被克服。輸出帶寬主要受DDS工作時鐘頻率的限制，目前市場上價格不太高的，如AD9854，時鐘頻率為300MHz，輸出帶寬為DC120MHz，這就在應(yīng)用上受到了很大的限制。此外，如果PLL的輸出要想實現(xiàn)細(xì)步長則將會惡化輸出頻譜的相位噪聲，故PLL實現(xiàn)高分辨率比較困難。四、存在問題PLL頻率合成技術(shù)的優(yōu)點是具有極寬的頻率范圍，良好的寄生抑制性能，輸出頻譜純度很高，而且輸出頻率易于程控。此外采用多環(huán)以及混頻PLL也是減小相位噪聲與雜散信號的常用方法。三、發(fā)展趨勢現(xiàn)在的頻綜發(fā)展趨勢是將DS,PLL,DDS,DRO混頻、倍頻等技術(shù)合理組合使用，這樣將使得頻率合成器的相位噪聲，雜散指標(biāo)、跳頻時間和輸出頻率范圍等技術(shù)指標(biāo)大大提高。從而揭開了頻率合成技術(shù)發(fā)展的新篇章，這標(biāo)志著頻率合成技術(shù)邁進(jìn)了第三代。與直接頻率合成不同的是，鎖相頻率合成的系統(tǒng)分析重點放在PLL的跟蹤、噪聲、捕捉性能和穩(wěn)定性的研究上，而不是放在組合頻率的抑制上。數(shù)字鑒相器、分頻器加模擬環(huán)路濾波、壓控振蕩器的混合鎖相環(huán)是目前最為普遍的PLL頻率合成組成方式。它被稱為第二代頻率合成技術(shù)。二、研究主要成果在第一代頻率合成技術(shù)中，如何抑制諧波及組合頻率是設(shè)計直接頻率合成器首要關(guān)注但也是很難解決的問題。近年來，隨著GSM,GPRS,3G,BlueTooth乃至己經(jīng)提出標(biāo)準(zhǔn)的4G等移動通信以及LMDS、無線本地環(huán)路等無線接入的發(fā)展，同時加上合成孔徑雷達(dá)、多普勒脈沖雷達(dá)等現(xiàn)代軍事、國防、航空航天等在科技上的不斷創(chuàng)新與進(jìn)步，世界各國都非常重視頻率合成器的發(fā)展。因此近年來迅速發(fā)展的鎖相環(huán)頻率合成技術(shù)，以其自身性能優(yōu)勢，逐漸成為射頻信號源的主要設(shè)計方案。射頻信號源是通信系統(tǒng)中的重要組成部件，其性能好壞，直接影響設(shè)備的性能，尤其是影響接收機(jī)的靈敏度和選擇性。隨著通信、雷達(dá)、測量儀器等技術(shù)的發(fā)展，人們對頻率源的頻率穩(wěn)定度、頻譜純度、工作頻率的范圍、波道數(shù)等技術(shù)指標(biāo)的要求越來越高，迫切希望用一塊晶振來穩(wěn)定大量的上作頻率，并將上作頻率擴(kuò)展到微波頻段，這就促成了鎖相式頻率合成器的產(chǎn)生和發(fā)展。811周：方案構(gòu)思，論證1215周：系統(tǒng)設(shè)計與優(yōu)化1617周：撰寫論文五、主要參考文獻(xiàn)：[1]《鎖相環(huán)技術(shù)》（第3版）人民郵電出版社[2]《高頻電子線路》（第4版）張肅文 高等教育出版社 [3]《新編MSC—51單片機(jī)應(yīng)用設(shè)計》第2版 哈爾濱工業(yè)大學(xué)出版社[4]《數(shù)字電路設(shè)計實用手冊》 電子工業(yè)出版社六、導(dǎo)師意見： 指導(dǎo)教師（簽字） 年 月 日七、審核意見： 審查結(jié)果： 通過； 完善后通過；　未通過 負(fù)責(zé)人（簽字）：　　　　年　　月　　日附錄2燕 山 大 學(xué)本科畢業(yè)設(shè)計(論文)文獻(xiàn)綜述課題名稱：基于鎖相環(huán)的可編程信號發(fā)生器課題性質(zhì)：實際 學(xué)院(系)：里仁學(xué)院 專 業(yè)：電子信息工程年　　級：2004級 學(xué)生姓名：蔣超 指導(dǎo)教師：王成儒 2008年3月21日一、課題國內(nèi)外現(xiàn)狀信號發(fā)生器的核心技術(shù)是頻率合成技術(shù)。四、研究工作進(jìn)度： 13周：理解課題內(nèi)容，收集相關(guān)資料。反復(fù)調(diào)試至符合要求。三、研究步驟、方法及措施： 首先學(xué)習(xí)PLL的原理與設(shè)計知識，查閱相關(guān)文獻(xiàn)，資料掌握PLL的頻率合成技術(shù)，單片機(jī)實用接口技術(shù)等相關(guān)知識。系統(tǒng)輸出頻率及其穩(wěn)定性由所用鎖相環(huán)確定，同時配有顯示面板作為輸出指示，使其具有穩(wěn)定可靠，價廉小體積的特點。所以對此題目的研究對我們電子和通信專業(yè)的學(xué)生來說是很有意義的。通信系統(tǒng)的不斷發(fā)展對信號源的頻率穩(wěn)定度和準(zhǔn)確度以及頻譜純度提出了越來越高的要求。例如在通信、廣播、電視系統(tǒng)中，都需要射頻發(fā)射，所以就需要能夠產(chǎn)生高頻的信號源。高性能頻率合成器是現(xiàn)代先進(jìn)電子設(shè)備關(guān)鍵部件之一，它對系統(tǒng)性能有著重要影響。其次還要感謝學(xué)校對我們能順利進(jìn)行畢業(yè)設(shè)計做出的工作和安排，另外我還要感謝我們畢業(yè)設(shè)計小組的同學(xué)及宿舍的同學(xué)在畢業(yè)設(shè)計中的幫助。 Guide. San Diego,199314 Soyuer. Fully monolithic CMOS frequency synthesizer IEEE Symposium on VLSI Circuits, NJ,USA,199415 Digital Freueney ,1971,A 致謝本次畢業(yè)設(shè)計中，我首先要感謝的是我的導(dǎo)師王成儒老師。在今后的學(xué)習(xí)中我會盡量學(xué)習(xí)有關(guān)知識，提高專業(yè)水平，真正能夠?qū)W以致用。特別是兩者相互結(jié)合，發(fā)揮各自的長處，必然會在以后的電子系統(tǒng)中得到廣泛的應(yīng)用。作者在從事該項目和撰寫本文的過程中，深切地體會到當(dāng)今科技技術(shù)飛速的發(fā)展，特別是數(shù)字技術(shù)的發(fā)展使得許多技術(shù)難題迎刃而解，高速DDS技術(shù)的出現(xiàn)只是飛速發(fā)展的數(shù)字技術(shù)的冰山一角。然后分別給出了用CD4046和單片機(jī)及8253設(shè)計的可編程鎖相環(huán)電路和按照DDS原理設(shè)計的波形生成硬件電路。本章給出了用鎖相環(huán)和單片機(jī)，計數(shù)器，構(gòu)成頻率合成器的方法，介紹了各個部件的功能和有關(guān)數(shù)據(jù)，并給出了完整的電路設(shè)計，完成了本次的設(shè)計要求。正弦波幅值大小的調(diào)整可以通過改變DAC1208的參考電壓Vref實現(xiàn)。濾波器的輸出已是平滑連續(xù)的正弦波形。帶臺階和毛刺的正弦波必須濾去高次諧波分量，電路中的低通濾波器采取二階巴特沃茲低通濾波器形式，其特點是在通頻帶內(nèi)有平坦的幅頻特性，根據(jù)設(shè)計的截止頻率確定電阻和電容值，用實驗調(diào)整確定最后實用的參數(shù)。N與合成正弦波頻率的關(guān)系如下：表 3—1N（鎖相環(huán)分頻比） 鎖相環(huán)輸出頻率 信號源輸出頻率 400 25600 401 25664 ... ... ... 4000 256000 由于EPROMD的讀出時間遠(yuǎn)大TTL門的傳輸時間，因此延時的設(shè)計十分重要，電路中采用74LS123進(jìn)行兩級延時，保證了地址、數(shù)據(jù)的可靠傳遞。濾波器采用二階巴特沃茲低通濾波器形式【3】，其電路圖如下：圖 316 2階巴特沃茲低通濾波器至此所有電路部分已全部設(shè)計完畢。調(diào)電位器W1定零點，調(diào)電位器W2定滿度。DI0~DI11：12位數(shù)據(jù)輸入：D/A轉(zhuǎn)換電流輸出1：D/A轉(zhuǎn)換電流輸出2：反饋電阻輸入：參考電壓輸入：電源電壓DGND AGND：數(shù)字地和模擬地DAC1208的主要應(yīng)用特征為：輸出電流穩(wěn)定時間：1us參考電壓：=10~+10單工作電源：+5V~+15V低功耗：20mWDAC用作雙極性電壓輸出，其外圍電路接法如圖 315【1】。當(dāng)為高電平是，DAC寄存器中的數(shù)據(jù)被鎖存起來：傳送控制信號，低電平有效。當(dāng)該信號為低電平時，則開啟4位輸入鎖存器：助寫器，低電平有效。D/A轉(zhuǎn)換器選用DAC0832系列的DAC1208，它是與微處理器完全兼容的12位D/A轉(zhuǎn)換器。（5）編程禁止方式 本工作方式輸出呈高阻狀態(tài)，不寫入程序。（3）編程方式 在Vpp上加規(guī)定好的電壓，上加合適電平，就能將數(shù)據(jù)線上的數(shù)據(jù)寫到指定的地址單元，此時編程的地址和數(shù)據(jù)分別由系統(tǒng)的A11~A0和D7~D0提供。（2）未選中方式 當(dāng)片選控制線為高電平時，芯片進(jìn)入未選中方式，這時數(shù)據(jù)輸出為高阻抗懸浮狀態(tài)，不占用數(shù)據(jù)總線。工作在這種方式的條件是使片選控制線為低，同時讓為低，Vpp為5V，就可以將EPROM中的指定地址單元的內(nèi)容從數(shù)據(jù)引腳D7~D0上讀出。EPROM選用2764，其引腳功能如下：A11~A0：地址引腳線D7~D0：數(shù)據(jù)引腳：片選輸入端：輸出允許控制端：編程時，加編程脈沖的輸入端Vpp：編程時，編程電壓輸入端（+12V或+25V）Vcc：+5V，芯片的工作電壓GND：數(shù)地端EPROM芯片有5種工作方式，由，各信號的狀態(tài)組合來確定。由理論分析可知，數(shù)字合成的正弦波失真度與產(chǎn)生合成波形的臺階數(shù)有關(guān)，臺階數(shù)越多越有利于減少失真，但隨著頻率增高，臺階數(shù)增多受到D/A轉(zhuǎn)換器頻率特性和建立時間的限制，若臺階畸變則會出現(xiàn)二次和三次諧波，造成濾波困難，本電路采用640臺階數(shù)，由3片74163級連到，電路圖如下：圖 313 計數(shù)器電路圖正弦波每個周期采樣640點，D/A轉(zhuǎn)換器為12位時波形的尋址范圍為640，需要10位地址總線，選3片74LS163連出計數(shù)值為640的計數(shù)器。由4引腳輸出的脈沖通過DDS技術(shù)合成正弦波。第二個模塊由集成鎖相環(huán)CD4046做成的鎖相環(huán)路如下：圖3—12 鎖相環(huán)電路原理圖以上兩部分組成鎖相環(huán)頻率合成器，由8253的OUT2引腳輸出的脈沖作為參考頻率輸入CD4046的14引腳。讀/寫線可與8031的讀/寫線相連。若計數(shù)值N為奇數(shù)時，將輸出不對稱方波，即前（2n+1）/2計數(shù)期間，OUT輸出高電平，后（2n1）/2計數(shù)期間輸出低電平，其余性質(zhì)同方式2。另外，由于計數(shù)器在方式置位后輸出一直保持高電平，只有在寫入技術(shù)值后，才開始計數(shù)，并輸出脈沖信號，因此，計數(shù)器也可以采用軟件同步啟動。擋GATE變?yōu)楦唠娖胶?，計?shù)器便從原來的技術(shù)常數(shù)值開始工作。并且可用GATE來停止或啟動計數(shù)器。因此，脈沖周期可由軟件編寫給定。8253有6中工作方式，在此只介紹將要使用的方式2（頻率發(fā)生器）和方式3（方波發(fā)生器）采用方式2時，能產(chǎn)生連續(xù)的負(fù)脈沖信號。計數(shù)類型（ECD）：用于計數(shù)器是采用2進(jìn)制還是210進(jìn)制計數(shù)。操作類型（RLRL0）：來確定計數(shù)器的操作類型，如讀/寫次序、高地位讀/寫等。工作方式控制字用來控制8253中計數(shù)器的工作方式，操作類型，計數(shù)類型及計數(shù)器的選擇。在單片機(jī)應(yīng)用系統(tǒng)中，由、A0、A1給出16位地址的編碼，即8253各計數(shù)器的端口地址。圖38 8253引腳圖控制字寄存器用來寄存操作方式控制字，每一個計數(shù)器都有一個單獨(dú)的控制字寄存器，只能寫入不能讀出。若開關(guān)K撥至13腳，則相位比較器Ⅱ工作，過程與上述相同（2）可編程定時/計數(shù)器8253 8253是具有3個功能相同的16位減計數(shù)器，每個計數(shù)器的工作方式及計數(shù)常數(shù)分別由軟件編程選擇，可進(jìn)行二進(jìn)制或二~十進(jìn)制計數(shù)或定時操作，與8031連接簡單。經(jīng)RR4及C2濾波后得到一控制電壓Ud加至壓控振蕩器VCO的輸入端9腳（VCO控制端），調(diào)整VCO的振蕩頻率f2，使f2迅速逼近信號頻率f1。齊納二極管可單獨(dú)使用，其穩(wěn)壓值為5V，若與TTL電路匹配時，可用作輔助電源。CD4046內(nèi)部還有線